特許
J-GLOBAL ID：201803019791736062
コンパレータを用いた発振器回路
発明者：
出願人/特許権者：
代理人 (8件)：
奥山 尚一
, 有原 幸一
, 松島 鉄男
, 河村 英文
, 中村 綾子
, 森本 聡二
, 田中 祐
, 徳本 浩一
公報種別：公開公報
出願番号（国際出願番号）：特願2016-172910
公開番号（公開出願番号）：特開2018-042028
出願日： 2016年09月05日
公開日（公表日）： 2018年03月15日
要約：
【課題】コンパレータを用いた発振器回路において、コンパレータの利得部内の増幅器として用いられるMOSFETのゲート・ドレイン間のミラー容量及び同MOSFETのゲート容量の充放電を制御し、比較的高周波の制御信号が外部から入力された場合でも該制御信号にコンパレータ出力が追従できるようにする。【解決手段】差動部2と利得部3とを有するコンパレータを用いた発振器回路1aは、前記差動部の出力に接続し、前記利得部の増幅器として用いられるMOSFET(N2)のゲート・ドレイン間のミラー容量及び前記MOSFETのゲート容量の充放電を制御する充放電制御部4を有する。【選択図】図1
請求項（抜粋）：
差動部と利得部とを有するコンパレータを用いた発振器回路であって、
前記差動部の出力に接続し、前記利得部の増幅器として用いられるMOSFETのゲート・ドレイン間のミラー容量及び前記MOSFETのゲート容量の充放電を制御する充放電制御部を有する発振器回路。
IPC (1件)：
FI (1件)：
Fターム (6件)：
5J043AA04
, 5J043AA09
, 5J043FF05
, 5J043GG02
, 5J043GG04
, 5J043GG07
出願人引用 (2件)
審査官引用 (1件)
-
コンパレータ回路
公報種別：公開公報
出願番号：特願2000-076329
出願人：富士電機株式会社
前のページに戻る
