特許
J-GLOBAL ID：201803019803764679

成膜システム、及び成膜方法

発明者：
北見 尚久

北見 尚久 について

, 
野本 淳一

野本 淳一 について

, 
酒見 俊之

酒見 俊之 について

, 
山本 哲也

山本 哲也 について


出願人/特許権者：
住友重機械工業株式会社

住友重機械工業株式会社 について

, 
高知県公立大学法人

高知県公立大学法人 について


代理人 (3件)： 長谷川 芳樹 ,  黒木 義樹 ,  柳 康樹
公報種別：公開公報
出願番号（国際出願番号）：特願2016-256300
公開番号（公開出願番号）：特開2018-109201
出願日： 2016年12月28日
公開日（公表日）： 2018年07月12日
要約：
【課題】コストを抑制しつつ良質な半導体膜を得ることができる成膜システム、及び成膜方法提供する。【解決手段】成膜システム100では、第2の成膜装置2で第2の半導体膜5を形成する前に、第1の成膜装置1がイオンプレーティング法により非単結晶基板3上に第1の半導体膜4を形成する。このように、イオンプレーティング法によって第1の半導体材料を含む第1の半導体膜4を成膜することにより、当該第1の半導体膜4を単結晶に近い高配向な層とすることができる。このような第1の半導体膜4の上に第2の半導体膜5を成膜すれば、高配向な第1の半導体膜4に沿った第2の半導体膜5を得ることができる。従って、第2の成膜装置2は、第1の半導体膜4上に第2の半導体膜5を成膜することにより、非単結晶基板3上に直接成膜を行う比較例に比して、高配向な第2の半導体膜5を得ることができる。【選択図】図1
請求項（抜粋）：
非単結晶基板上に成膜を行う成膜システムであって、 イオンプレーティング法により成膜を行う第1の成膜装置と、 前記第1の成膜装置よりも下流側で成膜を行う第2の成膜装置と、を備え、 前記第1の成膜装置は、前記非単結晶基板上に第1の半導体材料を含む第1の半導体膜を成膜し、 前記第2の成膜装置は、前記非単結晶基板上の前記第1の半導体膜上に、第2の半導体材料を含む第2の半導体膜を成膜する、成膜システム。
IPC (4件)：
C23C 14/32 ,  C23C 14/58 ,  C23C 14/06 ,  H01L 21/203
FI (4件)：
C23C14/32 Z ,  C23C14/58 Z ,  C23C14/06 P ,  H01L21/203 S
Fターム (21件)：
4K029AA09 ,  4K029AA24 ,  4K029BA50 ,  4K029BB02 ,  4K029BB08 ,  4K029BD01 ,  4K029CA04 ,  4K029CA06 ,  4K029DC34 ,  4K029DD05 ,  4K029GA02 ,  4K029KA01 ,  4K029KA09 ,  5F103AA08 ,  5F103AA10 ,  5F103BB09 ,  5F103BB22 ,  5F103DD30 ,  5F103GG10 ,  5F103HH01 ,  5F103NN02
引用特許：
出願人引用 (3件) 審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM