研究者
J-GLOBAL ID：201901011596288860
更新日: 2023年07月28日
瀬戸 謙修
Seto Kenshu
この研究者にコンタクトする
直接研究者へメールで問い合わせることができます。
所属機関・部署：
熊本大学
熊本大学 について
「熊本大学」ですべてを検索
研究分野 (1件)：
計算機システム
論文 (30件)：
Kenshu Seto. A survey on system-level design of neural network accelerators. Journal of Integrated Circuits and Systems. 2021. 16. 2
Kenshu Seto. Scalar replacement in the presence of multiple write accesses for accelerator design with high-level synthesis. DATE 2021. 2021
Kenshu Seto. Shift register initialization in scalar replacement for reducing code size. IPSJ Transactions on System LSI Design Methodology. 2020. 13. 2-9
Kenshu Seto, Hamid Nejatollahi, Jiyoung An, Sujin Kang, Nikil Dutt. Small Memory Footprint Neural Network Accelerators. Proceedings - International Symposium on Quality Electronic Design, ISQED. 2019. 2019-March. 253-258
Kenshu Seto. Scalar replacement with circular buffers. IPSJ Transactions on System LSI Design Methodology. 2019. 12. 13-21
もっと見る
MISC (30件)：
進藤 佑司, 瀬戸 謙修, 傘 昊. 非2進展開に基づくAD変換器のデジタル回路部面積削減手法. 電気学会論文誌. C. 2019. 139. 1. 76-82
進藤 佑司, 瀬戸 謙修, 傘 昊. β展開に基づくAD変換器のルックアップテーブル除去によるデジタル回路部の面積削減 (ディペンダブルコンピューティング) -- (デザインガイア2017 : VLSI設計の新しい大地). 電子情報通信学会技術研究報告 = IEICE technical report : 信学技報. 2017. 117. 274. 101-104
進藤 佑司, 瀬戸 謙修, 傘 昊. β展開に基づくAD変換器のルックアップテーブル除去によるデジタル回路部の面積削減 (VLSI設計技術) -- (デザインガイア2017 : VLSI設計の新しい大地). 電子情報通信学会技術研究報告 = IEICE technical report : 信学技報. 2017. 117. 273. 101-104
石川 大輔, 瀬戸 謙修. 高位合成によるアクセラレータ設計を対象としたサイクル数削減およびバッファサイズ最小化のためのデータ転送最適化手法 (VLSI設計技術) -- (デザインガイア2016 : VLSI設計の新しい大地). 電子情報通信学会技術研究報告 = IEICE technical report : 信学技報. 2016. 116. 330. 147-152
日下部 真吾, 外山 知人, 瀬戸 謙修. 高位合成のループパイプライン化におけるフォワーディングユニット生成技術 (ディペンダブルコンピューティング デザインガイア2013 : VLSI設計の新しい大地). 電子情報通信学会技術研究報告 = IEICE technical report : 信学技報. 2013. 113. 321. 245-249
もっと見る
※ J-GLOBALの研究者情報は、
researchmap
の登録情報に基づき表示しています。 登録・更新については、
こちら
をご覧ください。
前のページに戻る
TOP
BOTTOM
