抄録/ポイント：
抄録/ポイント
文献の概要を数百字程度の日本語でまとめたものです。
部分表示の続きは、JDreamⅢ(有料)でご覧頂けます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
Josephson接合(JJ)ベースの超伝導論理ファミリーを提案し,その低エネルギー散逸と超高速スイッチング速度のためのアナログとディジタル信号を処理するために実装した。抵抗の少ないワイヤと超高速スイッチの構築のおかげで,それは,数10GHzのクロック周波数で動作することができ,そのCMOS対応物としてのエネルギー効率として数千倍の何百倍も動作することができる。米国のIARPA C3とSuperTools Programと日本のMEXT-JSPSプロジェクトによって認識されるように,運転速度とエネルギー効率の優れた可能性のために,最新のCMOSを置き換えることが重要な候補であると認識されている。超伝導回路の設計と製作は既に確立されている。さらに,プロトタイプ超伝導マイクロプロセッサ「Core1」を2004年[3]で実証した。これは数十ギガヘルツの高クロック周波数で命令を実行でき,極端に低消費電力である。これらの成果は超伝導エレクトロニクスを将来の高性能計算応用に非常に有望にする。最も成熟した超伝導技術の一つとして,Rapid-Single-Flux-Quantum(RSFQ)技術がKにより提案されている。Likharev,O.Mukhanoc,V.1985[1]非常に低いスイッチングエネルギー(10-19J)を維持しながら数百GHzの超高速で動作する能力にもかかわらず,それは主RSFQ回路のために一定のDCバイアス供給に必要なオンチップ抵抗器による静的電力の増加に悩まされる。低電圧RSFQ(LV-RSFQ)[5],逆量子論理(RQL)[6],LRバイアスRSFQ[7]およびエネルギー効率単一磁束量子(eSFQ)[8]を含むRSFQの静的電力散逸問題を解決するために多数の方法が提案されている。一方,非断熱量子磁束パラメータ(AQFP)技術は,ACバイアス/励磁電流を多相クロック信号と電力供給の両方として使用し,DCバイアスの電力消費オーバーヘッドを緩和し,一方,数GHzの周波数で動作する。その結果,AQFPはRSFQと比較して著しくエネルギー効率が高いが,低周波数で動作する。AIST標準プロセス2(STP2)とMIT-LL SFQプロセス[10],[11]のようなプロセスを用いて作製したAQFP回路のエネルギー遅延積(EDP)は,他のエネルギー効率超伝導体論理のそれらより少なくとも200倍小さく,量子限界[9]より3桁大きい。AQFP 8ビットキャリー-ルックアド加算器の物理的試験結果と,10,000以上のAQFP論理ゲートから構成される大規模回路は,AQFPが回路パラメータ変動[12]に対してロバストである有望な技術であることを実証した。VLSI回路におけるAQFPの高い応用可能性にもかかわらず,AQFPのための系統的で自動的な合成フレームワークは重要である。AQFPに直接適用される従来のCMOS合成法を制限するAQFPの2つの特徴がある。従来のCMOS回路が高度に依存しているAnd-Orter-Inverter(AOI)ベースの表現にもかかわらず,AQFP回路は大多数のゲートを優先する。実際に,その2つの入力ANDとORゲートは,1つの入力を持つ3つの入力大多数ゲートで構成されている。さらに,そのクロック同期データ伝搬の性質を考えると,AQFP技術は等しい遅延を持つ任意のゲートへのすべての入力を必要とする。このバランスしたタイミング要求を満たすために,スプリッタとバッファを回路に挿入する必要がある。事実として,いくつかの回路サイズは,最適な量のバッファとスプリッタが挿入されても2倍になることができる。バッファとスプリッタ挿入法は,全体の資源消費に及ぼす大きな影響を持つことができた。設計の複雑さが増加すると,最適化されないバッファとスプリッタ挿入法により,膨大な量の不要なバッファとスプリッタを加えることができた。完全な合成フレームワークに加えて,AQFP設計のための統合開発環境(IDE)も欠如している。より効率的でより効率的なAQFP設計フローのために,スキーマとレイアウトエディタ,シミュレーションと解析を提供するAQFP統合ツールのためのIDEを持つことは非常に重要である。本論文では,統合開発環境(IDE),完全大多数ベース合成フレームワークおよびバッファとスプリッタ挿入フレームワークを含むAQFP設計のための完全な設計ツールを提案し,全ての実行可能な3入力サブネットリストを対応するMAJベース実装にマッピングすることにより,AOIネットリストを対応するMAJネットリストに変換できる大多数ゲート合成フレームワークを提案した。さらに,任意のゲートレベルネットリストにバッファとスプリッタの最適量を加えることができる自動バッファとスプリッタ挿入法を提案した。提案した方法は,分割器のサイズに関する任意のライブラリ制限によって等しい遅れを達成するために挿入するために,バッファとスプリッタの最小量を見つけることができた。Copyright 2019 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】
