文献

J-GLOBAL ID：201902221494293920   整理番号：19A2745014

冗長マルチスレッド支援と制御フロー誤差検出により強化されたデュアルコアロッキステップ【JST・京大機械翻訳】

Dual-Core Lockstep enhanced with redundant multithread support and control-flow error detection

著者 (7件)： Pena-Fernandez M. (Arquimea Ingenieria SLU, Leganes, Madrid, Spain) ,  Serrano-Cases A. (Department of Computer Technology, University of Alicante, Spain) ,  Lindoso A. (Electronic Technology Department, University Carlos III of Madrid, Spain) ,  Garcia-Valderas M. (Electronic Technology Department, University Carlos III of Madrid, Spain) ,  Entrena L. (Electronic Technology Department, University Carlos III of Madrid, Spain) ,  Martinez-Alvarez A. (Department of Computer Technology, University of Alicante, Spain) ,  Cuenca-Asensi S. (Department of Computer Technology, University of Alicante, Spain)
資料名： Microelectronics Reliability  (Microelectronics Reliability)
巻： 100-101  ページ： Null  発行年： 2019年 
JST資料番号： C0530A  ISSN： 0026-2714  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： イギリス (GBR)  言語： 英語 (EN)

抄録/ポイント： 本研究では,マイクロプロセッサにおけるフォールトトレランスを向上させるための新しいDual-Core LockStepアプローチを提案した。提案した技術は,外部ハードウェアモジュールを通して,ソフトウェアベースのデータ検査とトレースベースの制御フロー検査の組合せに基づいている。ハードウェアモジュールはトレースインタフェイスに接続され,アーキテクチャにおけるすべてのプロセッサの実行を観察することができる。提案した手法をデュアルコア商用プロセッサに実装した。実験結果は,提案した技術が最大99.63%の誤差範囲で高い誤差検出能力を持つことを実証した。Copyright 2019 Elsevier B.V., Amsterdam. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： フォールトトレランス ,  マイクロプロセッサ ,  ハードウェア ,  *マルチスレッド ,  *誤り検出 ,  *冗長性 ,  演算プロセッサ ,  計算機アーキテクチャ ,  インタフェイス ,  ソフトウェア
準シソーラス用語： *制御フロー , 【Automatic Indexing@JST】

分類 (2件)： 半導体集積回路  (NC03162T) ,  固体デバイス計測・試験・信頼性  (NC03040G)

タイトルに関連する用語 (6件)： 冗長 ,  マルチスレッド ,  支援 ,  制御フロー ,  誤差検出 ,  強化