文献

J-GLOBAL ID：201902231839405368   整理番号：19A0460716

大規模アニーリングプロセッサと加速ハイパーパラメータ探索によるFPGAベースQBoost【JST・京大機械翻訳】

FPGA-Based QBoost with Large-Scale Annealing Processor and Accelerated Hyperparameter Search

著者 (10件)： Takemoto Takashi (Research & Development Group, Center for Exploratory Research, Hokkaido University Laboratory, Hitachi Ltd., Hokkaido, Japan) ,  Mertig Normann (Research & Development Group, Center for Exploratory Research, Hokkaido University Laboratory, Hitachi Ltd., Hokkaido, Japan) ,  Hayashi Masato (Research & Development Group, Center for Technology Innovation-Electronics, Hitachi Ltd., Tokyo, Japan) ,  Susa-Tanaka Saki (Research & Development Group, Center for Technology Innovation-Electronics, Hitachi Ltd., Tokyo, Japan) ,  Teramoto Hiroshi (Research Center of Mathematics for Social Creativity, Research Institute for Electronic Science, Hokkaido University, Hokkaido, Japan) ,  Nakamura Atsuyoshi (Research Center of Mathematics for Social Creativity, Research Institute for Electronic Science, Hokkaido University, Hokkaido, Japan) ,  Takigawa Ichigaku (Research Center of Mathematics for Social Creativity, Research Institute for Electronic Science, Hokkaido University, Hokkaido, Japan) ,  Minato Shin-ichi (Research Center of Mathematics for Social Creativity, Research Institute for Electronic Science, Hokkaido University, Hokkaido, Japan) ,  Komatsuzaki Tamiki (Research Center of Mathematics for Social Creativity, Research Institute for Electronic Science, Hokkaido University, Hokkaido, Japan) ,  Yamaoka Masanao (Research & Development Group, Center for Exploratory Research, Hokkaido University Laboratory, Hitachi Ltd., Hokkaido, Japan)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2018  号： ReConFig  ページ： 1-8  発行年： 2018年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： QBoostは,最近提案された機械学習アルゴリズムであり,従来のCPUよりも100倍速い組合せ最適化においてNP困難問題を解決する新しいアニーリングプロセッサの利点を利用するように設計されている。本論文では,2704のスピンを有する大規模なアニーリングプロセッサを組み込んだ,Qブーストの最初のFPGAベースの実装について述べた。これまでの実装とは対照的に,量子アニーリングに基づいて,アニーリングプロセッサと単一FPGA上のハイパーパラメータ探索のモジュールを組み合わせた高速で集積したQブーストエンジンを実装するためのFPGAの柔軟性を利用した。量子アニール器とは対照的に,これにより,時間が数時間から単一秒に走査するのに必要な時間が加速される。Copyright 2019 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： *演算プロセッサ ,  学習アルゴリズム ,  *FPGA ,  高速度 ,  *焼なまし ,  柔軟性
準シソーラス用語： 組合せ最適化 ,  *ハイパーパラメータ , 【Automatic Indexing@JST】

分類 (1件)： 図形・画像処理一般  (JE04010I)

タイトルに関連する用語 (7件)： 大規模 ,  アニーリング ,  プロセッサ ,  加速 ,  ハイパーパラメータ ,  探索 ,  FPGA