文献

J-GLOBAL ID：201902265601017709   整理番号：19A1279252

脳モニタリング応用のためのFPGAベースロックイン技術の探索【JST・京大機械翻訳】

Exploring FPGA-Based Lock-In Techniques for Brain Monitoring Applications

著者 (4件)： Giaconia Giuseppe Costantino (Laboratorio di Elettronica dei Sistemi Digitali Programmabili (ESDP Lab), Dipartimento di Energia, Ingegneria dell’informazione e Modelli matematici (DEIM), Universita di Palermo, Viale delle Scienze (Bldg. 9), Palermo 90128, Italy) ,  Greco Giuseppe (Laboratorio di Elettronica dei Sistemi Digitali Programmabili (ESDP Lab), Dipartimento di Energia, Ingegneria dell’informazione e Modelli matematici (DEIM), Universita di Palermo, Viale delle Scienze (Bldg. 9), Palermo 90128, Italy) ,  Mistretta Leonardo (Laboratorio di Elettronica dei Sistemi Digitali Programmabili (ESDP Lab), Dipartimento di Energia, Ingegneria dell’informazione e Modelli matematici (DEIM), Universita di Palermo, Viale delle Scienze (Bldg. 9), Palermo 90128, Italy) ,  Rizzo Raimondo (Laboratorio di Elettronica dei Sistemi Digitali Programmabili (ESDP Lab), Dipartimento di Energia, Ingegneria dell’informazione e Modelli matematici (DEIM), Universita di Palermo, Viale delle Scienze (Bldg. 9), Palermo 90128, Italy)
資料名： Electronics (Web)  (Electronics (Web))
巻： 6  号： 1  ページ： 18  発行年： 2017年 
JST資料番号： U7178A  ISSN： 2079-9292  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： スイス (CHE)  言語： 英語 (EN)

抄録/ポイント： e-ヘルス応用のための機能的近赤外分光法(fNIRS)システムは,通常,電子鎖の低いエンドツーエンド信号対雑音比により,主に低い信号検出を被っている。ロックイン増幅器(LIA)は歴史的にそのような環境における性能改善を助ける強力な技術である。本研究では,Zynqフィールドプログラマブルゲートアレイ(FPGA)に基づくディジタルLIAシステムを設計し,実装し,この技術がfNIRSシステム性能を改善するかどうかを調べた。より広く,FPGAベースの解の柔軟性を調べ,特にディジタルフィルタパラメータに適用し,ディジタルLIAにおいて必要とされ,最終的な信号検出と雑音除去能力に及ぼすその影響を評価した。実現したアーキテクチャは,VHDLハードウェアモジュールとソフトウェアモジュールの間の混合解であり,マイクロプロセッサ内で動作した。実験結果は,提案した解の長所を示し,異なる実装間の比較詳細を詳細に示した。最終的に,設計を通して考慮された重要な側面は,そのモジュール性であり,電子システムの設計コストの成長を避けながら,入力チャネルの容易な増加を可能にした。Copyright 2019 The Author(s) All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： チャネル ,  信号検出 ,  ディジタルフィルタ ,  エンドツーエンド方式 ,  マイクロプロセッサ ,  柔軟性 ,  ディジタル方式 ,  *FPGA ,  電子装置 ,  ソフトウェア ,  計算機アーキテクチャ ,  VHDL ,  SN比 ,  雑音除去
準シソーラス用語： ロックイン増幅器 , 【Automatic Indexing@JST】

著者キーワード (1件)： ディジタルロックイン増幅器(DLIA);フィールドプログラマブルゲートアレイ(FPGA);近赤外分光法(NIRS);ハードウェア記述言語(HDL);発光ダイオード(LED);シリコン・photomultiplier(SiPM);マイクロプロセッサ

分類 (1件)： スペクトル計測及びスペクトロメータ  (AD08030U)

引用文献 (14件)：

• Stutt, C.A. Low-Frequency Spectrum of Lock-In Amplifiers. MIT Technical Report (MIT). 1949. Available online: http://dspace.mit.edu/handle/1721.1/4940 (accessed on 29 December 2016).
• Michels, W.C.; Curtis, N.L. A Pentode Lock-In Amplifier of High Frequency Selectivity. Rev. Sci. Instrum. 1941, 12, 444-447.
• Cheng, J.; Xu, Y.; Wu, L.; Wang, G. A Digital Lock-In Amplifier for Use at Temperatures of up to 200 °C. Sensors 2016, 16, 1899.
• He, D.; Morgan, S.P.; Trachanis, D.; van Hese, J.; Drogoudis, D.; Fummi, F.; Stefanni, F.; Guarnieri, V.; Hayes-Gill, B.R. A Single-Chip CMOS Pulse Oximeter with On-Chip Lock-In Detection. Sensors 2015, 15, 17076-17088.
• Macias-Bobadilla, G.; Rodríguez-Reséndiz, J.; Mota-Valtierra, G.; Soto-Zarazúa, G.; Méndez-Loyola, M.; Garduño-Aparicio, M. Dual-Phase Lock-In Amplifier Based on FPGA for Low-Frequencies Experiments. Sensors 2016, 16, 379.

タイトルに関連する用語 (6件)： 脳 ,  モニタリング ,  応用 ,  FPGA ,  ロックイン ,  探索