文献

J-GLOBAL ID：201902277995704620   整理番号：19A0511495

SFQベース単一チップFFTプロセッサの設計と実装【JST・京大機械翻訳】

Design and Implementation of an SFQ-Based Single-Chip FFT Processor

著者 (4件)： Ono Tomohiro (Department of Electrical and Computer Engineering, Yokohama National University, Yokohama, Japan) ,  Suzuki Hideo (Department of Electrical and Computer Engineering, Yokohama National University, Yokohama, Japan) ,  Yamanashi Yuki (Department of Electrical and Computer Engineering, Yokohama National University, Yokohama, Japan) ,  Yoshikawa Nobuyuki (Department of Electrical and Computer Engineering, Yokohama National University, Yokohama, Japan)
資料名： IEEE Transactions on Applied Superconductivity  (IEEE Transactions on Applied Superconductivity)
巻： 27  号： 4  ページ： ROMBUNNO.1301505.1-5  発行年： 2017年 
JST資料番号： W0177A  ISSN： 1051-8223  CODEN： ITASE9  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 著者らは,単一磁束量子(SFQ)論理回路を用いた高速Fourier変換(FFT)プロセッサの開発に取り組んでいる。著者らの以前の研究において,4ビットのバタフライプロセッサ,データシャッフリング回路,および4ビット8点FFTのための2つの因子ROMを,それぞれ51.6,59.5,および51.5の最大周波数でAIST10kA/cm2Nb先進プロセス2を用いて設計し,実証した。本研究では,FFTプロセッサ設計を完成させるために,50GHzのターゲット周波数における丸め回路とデータバッファと呼ばれる残留成分回路を設計し,実証した。また,すべての構成要素回路を統合したSFQベースの単一チップFFTプロセッサの動作を設計し,実験的に確認した。Copyright 2019 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： 論理回路 ,  *演算プロセッサ ,  高速Fourier変換
準シソーラス用語： 単一磁束量子 , 【Automatic Indexing@JST】

分類 (3件)： 専用演算制御装置  (JC04030Y) ,  移動通信  (ND08030H) ,  音声処理  (JE05000E)

タイトルに関連する用語 (5件)： SFQ ,  FFT ,  プロセッサ ,  設計 ,  実装