半導体装置

発明者：
出願人/特許権者：
代理人 (1件)：特許業務法人深見特許事務所
公報種別：公開公報
出願番号（国際出願番号）：特願2018-027636
公開番号（公開出願番号）：特開2019-145979
出願日： 2018年02月20日
公開日（公表日）： 2019年08月29日
要約：

【課題】動作マージンを維持可能であるとともに、耐圧緩和効果を高めることも可能なレベルシフタを提供する。【解決手段】一実施形態によるレベルシフタ100は、第1の導電型の一対のクロスカップルトランジスタMPCCP,MPCCNと、第2の導電型の一対の入力トランジスタMNINP,MNINNとの間に耐圧緩和回路112を備える。耐圧緩和回路112は、互いに直列接続された第1の導電型の第1のトランジスタMPE1P,MPE1Nおよび第2の導電型の第2のトランジスタMNE1P,MNE1Nと、高電位側で第1および第2のトランジスタに直列接続された第1の導電型の第3のトランジスタMPE3P,MPE3Nとを含む。【選択図】図6

請求項（抜粋）：

レベルシフタを備えた半導体装置であって、前記レベルシフタは、高電源電圧が入力される第1の電源ノードに接続され、第1の導電型の一対のクロスカップルトランジスタを含むラッチ回路と、基準電圧が入力される第2の電源ノードに接続され、前記レベルシフタの相補の入力信号をゲートに受ける第2の導電型の一対のトランジスタを含む入力回路と、前記ラッチ回路と前記入力回路との間に接続された耐圧緩和回路とを備え、前記耐圧緩和回路は、前記高電源電圧と前記基準電圧との間の電圧である第1の中間電圧をゲートに受ける第1の導電型の第1の耐圧緩和トランジスタと、前記高電源電圧と前記基準電圧との間の電圧である第2の中間電圧をゲートに受け、前記第1の耐圧緩和トランジスタと直列に接続された第2の導電型の第2の耐圧緩和トランジスタと、前記第1および第2の耐圧緩和トランジスタと前記ラッチ回路との間で、前記第1および第2の耐圧緩和トランジスタと直列に接続された第1の導電型の第3の耐圧緩和トランジスタとを含み、前記レベルシフタは、前記第3の耐圧緩和トランジスタと前記ラッチ回路との接続ノードと前記第1の電源ノードとの間に接続された第1の導電型のクランプトランジスタをさらに備える、半導体装置。

IPC (8件)：

H03K 19/018 , H01L 27/10 , H01L 21/336 , H01L 29/788 , H01L 29/792 , H01L 27/115 , G11C 16/04 , G11C 16/30

FI (7件)：

H03K19/0185 240 , H01L27/10 495 , H01L29/78 371 , H01L27/11521 , H01L27/11568 , G11C16/04 150 , G11C16/30 100

Fターム (23件)：

5B225BA03 , 5B225BA08 , 5B225CA27 , 5B225EG02 , 5B225EG19 , 5B225FA02 , 5F083EP02 , 5F083EP18 , 5F083EP22 , 5F083EP24 , 5F083ER21 , 5F083GA01 , 5F083GA06 , 5F083GA24 , 5F083PR41 , 5F101BA46 , 5F101BB02 , 5F101BE07 , 5F101BH21 , 5J056AA32 , 5J056BB46 , 5J056DD13 , 5J056FF09

引用特許：

審査官引用 (9件)

高電圧CMOSレベルシフタ
公報種別：公表公報出願番号：特願平10-534737 出願人：アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド, 富士通株式会社
信号電圧レベル変換回路及び出力バッファ回路
公報種別：公開公報出願番号：特願平6-095297 出願人：セイコーエプソン株式会社
レベルシフト回路
公報種別：公開公報出願番号：特願2011-031580 出願人：株式会社東芝

全件表示

前のページに戻る