特許
J-GLOBAL ID:201903005692182345

半導体装置

発明者:
出願人/特許権者:
代理人 (4件): 三好 秀和 ,  高橋 俊一 ,  伊藤 正和 ,  高松 俊雄
公報種別:特許公報
出願番号(国際出願番号):特願2018-520069
特許番号:特許第6610781号
出願日: 2016年05月30日
請求項(抜粋):
【請求項1】 基板と、 前記基板の第1主面に形成され、前記基板よりも高不純物濃度の第1導電型のドリフト領域と、 前記ドリフト領域内において、前記ドリフト領域の前記基板と接する第1主面とは反対側の第2主面から、前記第2主面の垂直方向に延設された第2導電型のウェル領域と、 前記ウェル領域内において、前記第2主面から前記垂直方向に延設された第1導電型のソース領域と、 前記第2主面から前記垂直方向に形成され、前記第2主面と平行な方向において前記ソース領域、前記ウェル領域及び前記ドリフト領域に接するように延設されたゲート溝と、 前記ドリフト領域内において、前記ウェル領域と離間して、前記第2主面から前記垂直方向に延設された第1導電型のドレイン領域と、 前記ゲート溝の表面に形成されたゲート絶縁膜と、 前記ゲート絶縁膜の表面に形成されたゲート電極と、 前記ソース領域、前記ウェル領域に電気的に接続されたソース電極と、 前記ドレイン領域に電気的に接続されたドレイン電極とを備える半導体装置において、 前記ドリフト領域内において、前記ゲート絶縁膜の前記ドレイン領域に対向する面に形成された第2導電型の保護領域と、 前記ドリフト領域内において、前記ウェル領域と前記保護領域とに接して形成された第2導電型の接続領域を有し、 前記ウェル領域と前記保護領域とは、前記接続領域により互いに電気的に接続されることを特徴とする半導体装置。
IPC (4件):
H01L 21/336 ( 200 6.01) ,  H01L 29/78 ( 200 6.01) ,  H01L 21/822 ( 200 6.01) ,  H01L 27/04 ( 200 6.01)
FI (3件):
H01L 29/78 301 V ,  H01L 29/78 301 K ,  H01L 27/04 H
引用特許:
出願人引用 (2件)

前のページに戻る