特許
J-GLOBAL ID:201903007305438941

遊技機

発明者:
出願人/特許権者:
代理人 (1件): 安藤 悟
公報種別:公開公報
出願番号(国際出願番号):特願2018-052495
公開番号(公開出願番号):特開2019-162316
出願日: 2018年03月20日
公開日(公表日): 2019年09月26日
要約:
【課題】情報を記憶する特定記憶手段に対する処理を好適に実行することが可能な遊技機を提供すること。【解決手段】RAMクリア処理ではまず「0」クリアの実行対象となるクリア開始アドレスが対象アドレスとして主側CPU63のアドレスカウンタに設定される。そして、対象アドレスに対応するエリアを「0」クリアするとともに対象アドレスを次の順番のアドレスに更新することを繰り返す。アドレスカウンタは上位バイトと下位バイトとからなる2バイトのデータ容量となっている。対象アドレスの更新に際しては下位バイトに「1」が加算され、下位バイトの数値情報が最大値から最小値に変更された場合には主側CPU63のキャリーフラグに「1」が設定される。そして、キャリーフラグに「1」が設定された場合にRAMクリア処理が終了される。【選択図】 図6
請求項(抜粋):
アドレスが対応付けられた記憶領域を複数有し、情報を記憶する特定記憶手段と、 当該特定記憶手段における所定のアドレスを対象アドレスとして指定するアドレス指定手段と、 当該アドレス指定手段により指定された前記対象アドレスに対応する前記記憶領域を特定処理の実行対象とする特定処理実行手段と、 を備え、 前記アドレス指定手段は、 前記特定処理実行手段による前記特定処理の実行が完了した場合に前記対象アドレスを現状の対象アドレスとなっているアドレスに対して次の順番となるアドレスに更新するアドレス更新手段と、 当該アドレス更新手段により更新された後の前記対象アドレスが特定アドレスとなる場合に所定第1情報を所定第1情報記憶領域に設定する情報設定手段と、 を備え、 前記特定処理実行手段は、前記所定第1情報記憶領域に前記所定第1情報が設定されている場合に前記特定処理の実行を終了することを特徴とする遊技機。
IPC (1件):
A63F 7/02
FI (1件):
A63F7/02 326Z
Fターム (2件):
2C088DA23 ,  2C088EA10
引用特許:
出願人引用 (4件)
全件表示
審査官引用 (4件)
全件表示

前のページに戻る