特許
J-GLOBAL ID：201903010223127167
半導体装置の製造方法、プログラムおよび基板処理装置
発明者：
,
,
,
,
,
出願人/特許権者：
公報種別：公開公報
出願番号（国際出願番号）：特願2018-057985
公開番号（公開出願番号）：特開2019-169662
出願日： 2018年03月26日
公開日（公表日）： 2019年10月03日
要約：
【課題】 基板に形成されたデバイス構造によって基板の処理品質が低下する。【解決手段】 基板上に形成されるデバイスの層数と構造の何れか又は両方を含む基板データを受信する工程と、基板データに対応する装置パラメータを設定する工程と、 基板載置台の上方で基板データに対応する基板を支持させる工程と、基板載置台の表面から離間した状態で、装置パラメータに基づいて、基板を昇温する第1昇温工程と、第1昇温工程の後に基板を基板載置台に載置させる工程と、処理室にて基板を処理する工程と、を有する。【選択図】図1
請求項（抜粋）：
基板上に形成されるデバイスの層数と構造の何れか又は両方を含む基板データを受信する工程と、
前記基板データに対応する装置パラメータを設定する工程と、
基板載置台の上方で前記基板データに対応する基板を支持させる工程と、
前記基板載置台の表面から離間した状態で、前記装置パラメータに基づいて、前記基板を昇温する第1昇温工程と、
前記第1昇温工程の後に前記基板を前記基板載置台に載置させる工程と、
処理室にて前記基板を処理する工程と、
を有する半導体装置の製造方法。
IPC (5件)：
H01L 21/31
, H01L 21/02
, H01L 21/318
, H01L 21/316
, C23C 16/46
H01L21/31 C
, H01L21/02 Z
, H01L21/318 B
, H01L21/316 X
, C23C16/46
4K030AA04
, 4K030AA06
, 4K030BA20
, 4K030CA04
, 4K030CA12
, 4K030EA01
, 4K030GA02
, 4K030KA24
, 4K030LA15
, 5F045AA08
, 5F045AB32
, 5F045AB33
, 5F045AC03
, 5F045AC11
, 5F045AC12
, 5F045EJ01
, 5F045EK25
, 5F045EN04
, 5F045GB15
, 5F058BC02
, 5F058BC08
, 5F058BF07
, 5F058BF24
, 5F058BF29
, 5F058BF30
