特許
J-GLOBAL ID：201903011026750657
半導体記憶装置
発明者：
,
出願人/特許権者：
代理人 (1件)：
きさらぎ国際特許業務法人
公報種別：特許公報
出願番号（国際出願番号）：特願2016-057113
公開番号（公開出願番号）：特開2017-174895
特許番号：特許第6509768号
出願日： 2016年03月22日
公開日（公表日）： 2017年09月28日
請求項（抜粋）：
【請求項1】 半導体基板と、
前記半導体基板上において第1方向に交互に複数積層された第1絶縁膜及び第1導電膜と、
前記第1方向に延びる第1半導体膜と、
前記第1絶縁膜及び前記第1導電膜と前記第1半導体膜との間に配置され、電荷蓄積膜と、この電荷蓄積膜と前記第1半導体膜との間に設けられる第2絶縁膜とを含むメモリ膜と
を備え、
前記第1絶縁膜と前記第1半導体膜との間において、前記第1半導体膜及び前記メモリ膜間に、前記第1半導体膜及び前記第2絶縁膜が露出する空隙が設けられ、
前記第1導電膜と前記第1半導体膜との間において、前記第1半導体膜と前記メモリ膜が接触する
ことを特徴とする半導体記憶装置。
IPC (4件)：
H01L 21/336 ( 200 6.01)
, H01L 29/788 ( 200 6.01)
, H01L 29/792 ( 200 6.01)
, H01L 27/1158 ( 201 7.01)
H01L 29/78 371
, H01L 27/115 2
