特許

J-GLOBAL ID：201903014708000209

塗布、現像方法、記憶媒体及び塗布、現像装置

発明者： 川上 真一路 ,  水之浦 宏
出願人/特許権者： 東京エレクトロン株式会社
代理人 (1件)： 特許業務法人弥生特許事務所
公報種別：公開公報
出願番号（国際出願番号）：特願2018-217505
公開番号（公開出願番号）：特開2019-047131
出願日： 2018年11月20日
公開日（公表日）： 2019年03月22日
要約：

【課題】基板の表面に形成された金属を含むレジスト膜を現像するにあたり、基板に金属を含有するレジストを塗布してレジスト膜を形成し、露光後の当該レジスト膜を現像するにあたり、基板の周端面及び裏面側周縁部への金属の付着を抑制すること。【解決手段】基板Wの表面に金属を含有するレジスト74を塗布してレジスト膜71を形成し、当該レジスト膜71を露光する工程と、前記基板の表面に現像液77を供給して前記レジスト膜71を現像する現像工程と、前記現像工程の前において、前記レジスト膜が形成されていない基板Wの周縁部であって、少なくとも周端面及び裏面側周縁部に前記現像液77に接することを防ぐ保護膜72を形成する工程と、を行う。【選択図】図23

請求項（抜粋）：

基板の表面に金属を含有するレジストを塗布してレジスト膜を形成し、当該レジスト膜を露光する工程と、 前記基板の表面に現像液を供給して前記レジスト膜を現像する現像工程と、 前記現像工程の前において、前記レジスト膜が形成されていない基板の周縁部であって、少なくとも周端面及び裏面側周縁部に前記現像液に接することを防ぐ第1の保護膜を形成する工程と、 を含むことを特徴とする塗布、現像方法。

IPC (7件)：

H01L 21/027 ,  G03F 7/38 ,  B05D 7/24 ,  B05D 3/06 ,  B05D 7/00 ,  B05D 1/36 ,  B05D 3/10

FI (10件)：

H01L21/30 569Z ,  H01L21/30 569C ,  H01L21/30 564 ,  G03F7/38 511 ,  B05D7/24 301T ,  B05D3/06 Z ,  B05D7/00 P ,  B05D1/36 Z ,  B05D7/24 303B ,  B05D3/10 N

Fターム (28件)：

2H196AA25 ,  2H196FA10 ,  4D075AC06 ,  4D075AC64 ,  4D075AC88 ,  4D075AE02 ,  4D075AE19 ,  4D075BB20Z ,  4D075BB28Z ,  4D075BB41Z ,  4D075BB42Z ,  4D075BB46Z ,  4D075BB66Z ,  4D075BB69Z ,  4D075CA47 ,  4D075CA48 ,  4D075DA06 ,  4D075DA08 ,  4D075DA34 ,  4D075DB14 ,  4D075EA05 ,  4D075EA45 ,  4D075EB14 ,  4D075EB32 ,  4D075EC10 ,  5F146JA01 ,  5F146LA02 ,  5F146LA18

引用特許：

審査官引用 (2件)

• 塗布処理方法及び塗布処理装置
  公報種別：公開公報   出願番号：特願2013-124314   出願人：東京エレクトロン株式会社
• 基板処理装置および基板処理方法
  公報種別：公開公報   出願番号：特願2011-215458   出願人：株式会社SOKUDO

引用文献：

審査官引用 (4件)

• Metal containing material processing on coater/developer system
• Coater/developer process integration of metal-oxide based photoresist
• Integrated fab process for metaloxide EUV photoresist
• The Path from Lab to Fab