特許
J-GLOBAL ID：201903014791404227

メモリシステム

発明者：
原 徳正

原 徳正 について

, 
林 科蓁

林 科蓁 について

, 
小玉 翔

小玉 翔 について

, 
中西 圭里

中西 圭里 について

, 
及川 恒平

及川 恒平 について


出願人/特許権者：
東芝メモリ株式会社

東芝メモリ株式会社 について


代理人 (1件)： 特許業務法人酒井国際特許事務所
公報種別：公開公報
出願番号（国際出願番号）：特願2018-055168
公開番号（公開出願番号）：特開2019-169216
出願日： 2018年03月22日
公開日（公表日）： 2019年10月03日
要約：
【課題】ビットエラーの発生を抑制して安定したデータ読出しを可能にする。【解決手段】実施形態に係るメモリシステムは、不揮発性メモリの処理対象ページに格納するライトデータに対して誤り抑制符号化を実行する誤り抑制符号化器と、前記誤り抑制符号化済みの前記ライトデータを前記不揮発性メモリの前記処理対象ページに書き込み、前記処理対象ページから前記誤り抑制符号化済みの前記ライトデータをリードデータとして読み出すメモリインタフェースと、前記不揮発性メモリの前記処理対象ページから読み出された前記リードデータに対して誤り抑制復号を実行する誤り抑制復号器と、前記処理対象ページを示す情報と前記処理対象ページのデバイス特性を示す情報とのうちの少なくとも1つを基に、前記誤り抑制符号化器及び前記誤り抑制復号器の誤り抑制符号化率を決定する誤り抑制符号化率決定部とを備える。【選択図】図6
請求項（抜粋）：
それぞれが多値ビットを記憶可能な複数のメモリセルを備える不揮発性メモリと、 前記不揮発性メモリの処理対象ページに格納するライトデータに対して誤り抑制符号化を実行する誤り抑制符号化器と、 前記誤り抑制符号化済みの前記ライトデータを前記不揮発性メモリの前記処理対象ページに書き込み、前記処理対象ページから前記誤り抑制符号化済みの前記ライトデータをリードデータとして読み出すメモリインタフェースと、 前記不揮発性メモリの前記処理対象ページから読み出された前記リードデータに対して誤り抑制復号を実行する誤り抑制復号器と、 前記処理対象ページを示す情報と前記処理対象ページのデバイス特性を示す情報とのうちの少なくとも1つを基に、前記誤り抑制符号化器及び前記誤り抑制復号器の誤り抑制符号化率を決定する誤り抑制符号化率決定部と、 を備えるメモリシステム。
IPC (5件)：
G11C 16/34 ,  G06F 11/10 ,  G11C 7/10 ,  H03M 13/15 ,  H03M 13/19
FI (7件)：
G11C16/34 113 ,  G06F11/10 672 ,  G06F11/10 668 ,  G06F11/10 680 ,  G11C7/10 150 ,  H03M13/15 ,  H03M13/19
Fターム (17件)：
5B001AA03 ,  5B001AB02 ,  5B001AC01 ,  5B001AD03 ,  5B001AE02 ,  5B225BA01 ,  5B225BA19 ,  5B225CA27 ,  5B225DA03 ,  5B225DB02 ,  5B225DE08 ,  5B225EA05 ,  5B225FA01 ,  5B225FA05 ,  5J065AD07 ,  5J065AD11 ,  5J065AH01
引用特許：
出願人引用 (5件)
全件表示
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM