特許
J-GLOBAL ID：201103072226876531
NAND型フラッシュメモリの入出力制御方法及び装置
発明者：
,
出願人/特許権者：
代理人 (11件)：
奥山 尚一
, 有原 幸一
, 松島 鉄男
, 河村 英文
, 吉田 尚美
, 中村 綾子
, 深川 英里
, 森本 聡二
, 角田 恭子
, 松崎 隆
, 広瀬 幹規
公報種別：公開公報
出願番号（国際出願番号）：特願2010-000731
公開番号（公開出願番号）：特開2011-141914
出願日： 2010年01月05日
公開日（公表日）： 2011年07月21日
要約：
【課題】 簡易な回路構成または手順によりNAND型フラッシュメモリの誤り訂正の精度を向上させる。【解決手段】0と1とからなるデジタルデータストリングの一定のセクションの中で、0と1のそれぞれの数のうち、エラーが出やすい方の数があるパーセント値以下になるように変換する変換ステップ(S105)と、変換されたデータをNAND型フラッシュメモリに保存する保存ステップ(S106)と、該NAND型フラッシュメモリから保存されたデータを読み出す読み出しステップと、読み出されたデータを元のデジタルデータストリングに戻すための逆変換操作を行う逆変換ステップとを含んでなるNAND型フラッシュメモリの入出力制御方法とそれを利用した入出力制御装置を提供する。【選択図】 図2
請求項（抜粋）：
0と1とからなるデジタルデータストリングの一定のセクションの中で、0と1のそれぞれの数のうち、エラーが出やすい方の数があるパーセント値以下になるように変換する変換ステップと、
変換されたデータをNAND型フラッシュメモリに保存する保存ステップと、
該NAND型フラッシュメモリから保存されたデータを読み出す読み出しステップと、
読み出されたデータを元のデジタルデータストリングに戻すための逆変換操作を行う逆変換ステップと
を含んでなるNAND型フラッシュメモリの入出力制御方法。
IPC (4件)：
G11C 16/02
, G11C 16/04
, G11C 16/06
, G11C 29/42
G11C17/00 611D
, G11C17/00 622E
, G11C17/00 639C
, G11C29/00 631D
5B125BA02
, 5B125BA19
, 5B125CA27
, 5B125CA28
, 5B125DB04
, 5B125DE08
, 5B125EA05
, 5B125FA01
, 5B125FA05
, 5L106AA10
, 5L106BB12
, 5L106FF04
, 5L106FF05
