特許
J-GLOBAL ID：201903017152240360

垂直型メモリ装置

発明者：
金森 宏治

金森 宏治 について

, 
孫 榮皖

孫 榮皖 について

, 
兪 炳▲ぐぁん▼

兪 炳▲ぐぁん▼ について

, 
鄭 恩宅

鄭 恩宅 について


出願人/特許権者：
三星電子株式会社

三星電子株式会社 について


代理人 (3件)： 伊東 忠重 ,  伊東 忠彦 ,  大貫 進介
公報種別：公開公報
出願番号（国際出願番号）：特願2018-217443
公開番号（公開出願番号）：特開2019-096880
出願日： 2018年11月20日
公開日（公表日）： 2019年06月20日
要約：
【課題】VNANDフラッシュメモリ装置において、チャンネルを基板に電気的に良好に連結させることが可能な、垂直型メモリ装置の製造方法を提供する。【解決手段】垂直型メモリ装置は、基板100の上面に垂直な第1方向に沿って順次に積層した第1乃至第3不純物領域110、320、150、第3不純物領域上で互いに離隔したゲート電極382、384、386を含むゲート電極構造物、基板上で第1方向に延び、ゲート電極構造物、第2及び第3不純物領域を貫通し、第1不純物領域の上部に至るチャンネル240及びチャンネルの側壁の一部をカバーする電荷貯蔵構造物230を含む。チャンネルは、第2不純物領域の側壁と直接接触する。【選択図】図2
請求項（抜粋）：
基板の上面に垂直な第1方向に沿って順次に積層した第1乃至第3不純物領域と、 前記第3不純物領域上で互いに離隔したゲート電極を含むゲート電極構造物と、 前記基板上で前記第1方向に延び、前記ゲート電極構造物、前記第2及び第3不純物領域を貫通して前記第1不純物領域の上部に至るチャンネルと、 前記チャンネルの側壁の一部をカバーする電荷貯蔵構造物とを含み、 前記チャンネルは前記第2不純物領域の側壁と直接接触することを特徴とする、垂直型メモリ装置。
IPC (4件)：
H01L 27/115 ,  H01L 21/336 ,  H01L 29/788 ,  H01L 29/792
FI (2件)：
H01L27/11582 ,  H01L29/78 371
Fターム (40件)：
5F083EP18 ,  5F083EP22 ,  5F083EP33 ,  5F083EP34 ,  5F083EP48 ,  5F083EP49 ,  5F083EP76 ,  5F083GA02 ,  5F083GA03 ,  5F083GA10 ,  5F083GA25 ,  5F083GA27 ,  5F083HA02 ,  5F083HA06 ,  5F083JA02 ,  5F083JA04 ,  5F083JA35 ,  5F083JA36 ,  5F083JA37 ,  5F083JA38 ,  5F083JA39 ,  5F083JA40 ,  5F083LA02 ,  5F083MA05 ,  5F083MA06 ,  5F083MA16 ,  5F083MA20 ,  5F083PR06 ,  5F083PR40 ,  5F083ZA28 ,  5F101BA45 ,  5F101BA47 ,  5F101BB08 ,  5F101BD16 ,  5F101BD22 ,  5F101BD30 ,  5F101BD34 ,  5F101BD39 ,  5F101BD40 ,  5F101BF08
引用特許：
出願人引用 (2件) 審査官引用 (2件)
引用文献：
出願人引用 (1件)
  • Synthesis of SiC Microstructures in Si Technology by High Dose Carbon Implantation: Etch-Stop Prope
審査官引用 (1件)
  • Synthesis of SiC Microstructures in Si Technology by High Dose Carbon Implantation: Etch-Stop Prope

前のページに戻る

TOP

BOTTOM