プロセッサ

発明者： , , , ,
出願人/特許権者：
代理人 (3件)：伊東忠重 , 伊東忠彦 , 大貫進介
公報種別：公開公報
出願番号（国際出願番号）：特願2018-217401
公開番号（公開出願番号）：特開2019-050027
出願日： 2018年11月20日
公開日（公表日）： 2019年03月28日
要約：

【課題】コンテクストの切り替えでパイプラインのリソースを更に効果的に維持する。【解決手段】本発明の1実施の形態では、ゲストソフトウェアと仮想マシンモニタとの間で切り替え、プロテクトされたロケーションへの記憶が前記切り替えを引き起こしたかを判定し、ゲストソフトウェアに対応するプロセッサリソースの他のエントリを保持しつつ、プロテクトされたロケーションに対応するプロセッサリソースの少なくとも1つのエントリを選択的にフラッシュすることを含む。【選択図】図4

請求項（抜粋）：

プロセッサであって: 複数のゲストにより利用可能な仮想実行環境を実現するために1つ以上の命令を実行する実行ロジックであって、前記仮想実行環境は、前記複数のゲストのうちの1つ以上のゲストに、1つ以上のリソースへのアクセスを提供する、実行ロジック; 複数の命令を保存するキャッシュ; ブランチ予測ユニット; 仮想アドレスをメモリページの物理アドレスに変換するために複数のトランスレーション・ルックアサイド・バッファ(TLB)エントリを含むTLBであって、前記TLBエントリのうちの第1のTLBエントリは: 前記TLBエントリに関連する第1アドレス空間を識別する第1識別子と、前記TLBエントリに関連するプロセスを識別する第2識別子と、前記TLBエントリが有効であるか否かを示す有効性ビットと、を含む、TLB;及びアドレス空間に関連する現在の第1識別子を保存する第1レジスタ; を有し、前記TLBエントリのうちの前記第1のTLBエントリに合致する結果を得るためのTLBルックアップに関し、前記第1レジスタにおける現在の第1識別子は、前記TLBエントリのうちの第1のTLBエントリの第1識別子に合致しなければならず; 新たな第1識別子が前記第1レジスタに保存されると、前記TLBエントリのうちの第1のTLBエントリは有効として維持され、前記TLBエントリのうちの第2のTLBエントリはフラッシュされ;及び少なくとも、前記キャッシュ、ブランチ予測ユニット、及びTLBは少なくとも1つの選択的にフラッシュが可能な構造を含むパイプラインにある、プロセッサ。

IPC (3件)：

G06F 12/102 , G06F 9/455 , G06F 12/103

FI (3件)：

G06F12/1027 100 , G06F9/455 150 , G06F12/1036 100

Fターム (3件)：

5B205MM36 , 5B205PP21 , 5B205QQ15

引用特許：

審査官引用 (12件)

マルチスレッドを利用するパイプライン並列プロセッサ
公報種別：公開公報出願番号：特願2000-042696 出願人：進藤啓介
データ処理装置
公報種別：公開公報出願番号：特願平7-240871 出願人：株式会社日立製作所
特開昭55-003077

全件表示

引用文献：

審査官引用 (4件)

FACOM M-190 ハードウェア解説 2版, 197712, 2版, 第26-39頁
FACOM M-190 ハードウェア解説 2版, 197712, 2版, 第26-39頁
FACOM M-180 II AD ハードウェア解説書 2版, 198102, 2版, 第35-37頁

全件表示

前のページに戻る