特許
J-GLOBAL ID：201903018994177590
フラッシュメモリデバイスをリフレッシュする方法および装置
発明者：
,
,
,
,
出願人/特許権者：
代理人 (1件)：
龍華国際特許業務法人
公報種別：公表公報
出願番号（国際出願番号）：特願2018-538693
公開番号（公開出願番号）：特表2019-512116
出願日： 2016年03月09日
公開日（公表日）： 2019年05月09日
要約：
本発明の実施形態は、フラッシュメモリデバイスをリフレッシュする方法および装置を提供することにより、フラッシュメモリデバイスに対するリフレッシュ処理の最適化を実現する。当該方法は、ストレージコントローラが第1のデータを第1のフラッシュメモリブロックから読み出して第1のデータのビットエラーレートを決定する段階と、ビットエラーレートが予め設定されたしきい値より高い場合、ストレージコントローラが第1のフラッシュメモリブロックの消去サイクルの数にしたがって第1のフラッシュメモリブロックのリフレッシュサイクルを決定する段階と、決定されたリフレッシュサイクルにしたがって第1のフラッシュメモリブロックに対してリフレッシュ処理を実行する段階とを備える。本発明の実施形態では、フラッシュメモリデバイスのフラッシュメモリブロック間のプロセス変動を考慮して、フラッシュメモリブロック単位の粒度を利用してフラッシュメモリブロックの実際のビットエラーレートをモニタリングするので、フラッシュメモリブロックの潜在性能が最大限活用される。格納されているデータが正確であることが保証されるだけでなく、リフレッシュサイクルの更新も最大限先送りされる。リフレッシュ処理に起因するフラッシュメモリブロックの摩耗の速度が遅くなるので、フラッシュメモリデバイスの性能が全体的に改善する。
請求項（抜粋）：
フラッシュメモリデバイスをリフレッシュする方法であって、
ストレージコントローラが第1のデータを第1のフラッシュメモリブロックから読み出して前記第1のデータのビットエラーレートを決定する段階と、
前記ビットエラーレートが予め設定されたしきい値より高い場合、前記ストレージコントローラが前記第1のフラッシュメモリブロックの消去サイクルの数にしたがって前記第1のフラッシュメモリブロックのリフレッシュサイクルを決定する段階と、
前記リフレッシュサイクルにしたがって前記ストレージコントローラが前記第1のフラッシュメモリブロックに対してリフレッシュ処理を実行する段階と
を備える方法。
IPC (2件)：
FI (3件)：
G06F12/00 550Z
, G06F12/00 597U
, G11C16/34 120
5B160AA10
, 5B160NA03
, 5B225BA02
, 5B225CA27
, 5B225CA28
, 5B225DA09
, 5B225DD05
, 5B225DD06
, 5B225DD08
, 5B225DD11
, 5B225DE08
, 5B225DE16
, 5B225FA01
