特許
J-GLOBAL ID：201903020080005397
オン-ダイターミネーションの制御方法及びこれを遂行するシステム
発明者：
,
,
,
,
出願人/特許権者：
代理人 (1件)：
特許業務法人共生国際特許事務所
公報種別：公開公報
出願番号（国際出願番号）：特願2018-102557
公開番号（公開出願番号）：特開2018-200739
出願日： 2018年05月29日
公開日（公表日）： 2018年12月20日
要約：
【課題】オン-ダイターミネーションの静的な制御を通じて消耗電力を減少し、信号品位を向上する。【解決手段】複数のメモリランクを含むマルチ-ランクシステムのオン-ダイターミネーションの制御のために、パワーオン時、前記複数のメモリランクのオン-ダイターミネーション回路を初期状態にイネーブルする。前記複数のメモリランクのうち、書込みターゲットメモリランクに対する書込み動作を遂行する間中、前記複数のメモリランクのオン-ダイターミネーション回路をイネーブルする。前記複数のメモリランクのうち、読出しターゲットメモリランクに対する読出し動作を遂行する間中、前記読出しターゲットメモリランクのオン-ダイターミネーション回路をディスエーブルする。【選択図】図1
請求項（抜粋）：
複数のメモリランクを含むマルチ-ランクシステムのオン-ダイターミネーションの制御方法であって、
パワーオン時、前記複数のメモリランクのオン-ダイターミネーション回路を初期状態にイネーブルするステップと、
前記複数のメモリランクのうち、書込みターゲットメモリランクに対する書込み動作を遂行する間中、前記複数のメモリランクのオン-ダイターミネーション回路をイネーブルするステップと、
前記複数のメモリランクのうち、読出しターゲットメモリランクに対する読出し動作を遂行する間中、前記読出しターゲットメモリランクのオン-ダイターミネーション回路をディスエーブルするステップと、
を含むことを特徴とする、オン-ダイターミネーションの制御方法。
IPC (1件)：
FI (2件)：
G11C7/10 505
, G11C7/10 405
