C素子を用いた完全二重ノードアップセット耐性ラッチ

YAMAMOTO Yuta; NAMBA Kazuteru

文献

J-GLOBAL ID：202002269034888220 整理番号：20A2738823

C素子を用いた完全二重ノードアップセット耐性ラッチ

Complete Double Node Upset Tolerant Latch Using C-Element

出版者サイト複写サービスで全文入手 {{ this.onShowCLink("http://jdream3.com/copy/?sid=JGLOBAL&noSystem=1&documentNoArray=20A2738823&COPY=1") }}
高度な検索・分析はJDreamⅢで {{ this.onShowJLink("http://jdream3.com/lp/jglobal/index.html?docNo=20A2738823&from=J-GLOBAL&jstjournalNo=U0469A") }}

著者 (2件)： ,
資料名：
巻： E103.D 号： 10 ページ： 2125-2132(J-STAGE) 発行年： 2020年
JST資料番号： U0469A ISSN： 1745-1361 資料種別：逐次刊行物 (A)
記事区分：原著論文発行国：日本 (JPN) 言語：英語 (EN)

最近の半導体技術の発展は,小型化,大規模,低電力VLSIシステムをもたらした。しかし,ソフトエラーの発生率は増加した。ソフトエラーは,α線と高エネルギー中性子放射の衝撃に起因する一時的事象である。VLSIの規模は最近の発展においてより小さくなるので,単一ノードアップセット(SNU)だけでなく二重ノードアップセット(DNU)の発生を考慮することが必要である。既存の高性能,低コスト,およびDNU耐性ラッチ設計(HLDTL)は,DNUを完全に許容しない。本論文は,HLDTLラッチにいくつかのトランジスタを加えることによって,この問題を解決するためのDNU耐性ラッチの新しい設計を提示する。(翻訳著者抄録)

, , , , , ,
,

著者キーワード (4件)： , , ,

半導体集積回路 , その他の電子回路

引用文献 (19件)：

[1] S. Mitra, N. Seifert, M. Zhang, Q. Sbi, and K.S. Kim, “Robust system design with built-in soft-error resilience,” Comput., vol.38, no.2, pp.43-52, Feb. 2005. 10.1109/mc.2005.70
[2] T. Karnik, P. Hazucha, and J. Patel, “Characterization of soft errors caused by single event upsets in CMOS processes,” IEEE Trans. Dependable & Secure Comput., vol.1, no.2, pp.128-143, Apr.-Jun. 2004. 10.1109/tdsc.2004.14
[3] P. Shivakumar, M. Kistler, S.W. Keckler, D. Burger, and L. Alvisi, “Modeling the effect of technology trends on the soft error rate of combinational logic,” IEEE Int'l Conf. Dependable Syst. & Networks, pp.389-398, 2002. 10.1109/dsn.2002.1028924
[4] N. Bidokhti, “SEU concept to reality (allocation, prediction, mitigation),” Annu. Reliab. and Maintainability Symp., pp.1-5, 2010. doi: 10.1109/RAMS.2010.5448078. 10.1109/RAMS.2010.5448078
[5] T. Calin, M. Nicolaidis, and R. Velazco, “Upset hardened memory design for submicron CMOS technology,” IEEE Trans. Nuclear Sci., vol.43, no.6, pp.2874-2878, Dec. 1996. 10.1109/23.556880

, ,

前のページに戻る