文献

J-GLOBAL ID：202002283783600249   整理番号：20A0191202

バックゲート制御を用いた信頼性の高い高性能非対称FinFET SRAMセル【JST・京大機械翻訳】

Reliable and high performance asymmetric FinFET SRAM cell using back-gate control

著者 (2件)： Niaraki Asli Rahebeh (Engineering Faculty, University of Guilan, 41996-13769 Rasht, Iran) ,  Taghipour Shiva (School of Electrical and Computer Engineering, University of Tehran, 14399-57131 Tehran, Iran)
資料名： Microelectronics Reliability  (Microelectronics Reliability)
巻： 104  ページ： Null  発行年： 2020年 
JST資料番号： C0530A  ISSN： 0026-2714  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： イギリス (GBR)  言語： 英語 (EN)

抄録/ポイント： 技術のスケールダウンにより,性能特性が劣化し,ソフトエラーとエージング効果に対するディジタル回路の信頼性が低下した。本論文では,タイドゲートおよび独立ゲートトランジスタの組合せにより形成された信頼できる非対称FinFET6T SRAMセルを提案した。提案した設計において,バックゲート電圧に対して固定値を用い,内蔵フィードバックとともにバックゲート制御法を用いた。V_DD=0.9Vにおける32nmのFinFET技術におけるHSPICEシミュレーションは,提案したセルが,最近報告されたセルの中で最も高い読み込みSNM,読出し速度,書込み安定性,および最小の読出し電力消費を有することを示した。さらに,提案したSRAM構造は最良のソフトエラー耐性設計であり,低い差で,本論文で考慮した他のSRAMセルと比較して,負のバイアス温度不安定性により誘起されたエージング効果に対して二番目の最小ホールドと読取安定性劣化を持つ。さらに,結果は,プロセスと環境変化に対して提案したセルの効率を実証した。Copyright 2020 Elsevier B.V., Amsterdam. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： *SRAM ,  *信頼性 ,  *非対称性 ,  制御方式 ,  電圧 ,  シミュレーション ,  ディジタル方式 ,  電力消費 ,  ソフトエラー
準シソーラス用語： NBTI ,  環境変化 ,  バイアス温度不安定性 ,  HSPICE ,  *FinFET ,  *バックゲート , 【Automatic Indexing@JST】

著者キーワード (4件)： バックゲート制御法 ,  FinFET ,  負バイアス温度不安定性 ,  ソフトエラー信頼性

分類 (2件)： 半導体集積回路  (NC03162T) ,  固体デバイス計測・試験・信頼性  (NC03040G)

タイトルに関連する用語 (6件)： バック ,  ゲート制御 ,  非対称 ,  FinFET ,  SRAM ,  セル