特許
J-GLOBAL ID:202003006255046502

電流検出器及び制御論理回路を用いるオープンドレイン通信システムのための中継器

発明者:
出願人/特許権者:
代理人 (1件): 片寄 恭三
公報種別:公表公報
出願番号(国際出願番号):特願2019-560634
公開番号(公開出願番号):特表2020-522909
出願日: 2018年05月03日
公開日(公表日): 2020年07月30日
要約:
オープンドレインシステムのための中継器(100)において、装置が、第1のポート(102)、第2のポート(106)、電流検出器(116)、トランジスタ(112)、及び制御論理回路(118)を含む。電流検出器(116)の入力が、第1のポート(102)に結合される。トランジスタ(112)のチャネル電極が、第2のポート(106)に結合される。制御論理回路(118)の入力が、電流検出器(116)に結合される。制御論理回路(118)の出力が、トランジスタ(112)の制御電極に接続される。
請求項(抜粋):
装置であって、 第1のポート、 第2のポート、 第1のトランジスタであって、前記第1のポートに結合される第1のトランジスタチャネル電極と、第1のトランジスタチャネル電極とを含む、前記第1のトランジスタ、 第2のトランジスタであって、第2のトランジスタ制御電極と、前記第2のポートに結合される第2のトランジスタチャネル電極とを含む、前記第2のトランジスタ、 前記第1のポートに結合される電流源、 電流検出器であって、前記第1のポート、前記電流源、及び前記第1のチャネル電極に結合される電流検出器入力と、電流検出器出力とを含む、前記電流検出器、及び 制御論理回路であって、前記電流検出器出力に結合される制御論理回路入力と、前記第2のトランジスタ制御電極に結合される制御論理回路出力とを含む、前記制御論理回路、 を含む、装置。
IPC (2件):
H04L 25/24 ,  H04B 3/36
FI (2件):
H04L25/24 ,  H04B3/36
Fターム (18件):
5J056AA05 ,  5J056BB02 ,  5J056BB52 ,  5J056CC01 ,  5J056CC11 ,  5J056DD13 ,  5J056FF08 ,  5K029AA18 ,  5K029AA20 ,  5K029DD04 ,  5K029DD30 ,  5K029EE02 ,  5K029GG07 ,  5K029HH08 ,  5K046BA01 ,  5K046BA06 ,  5K046KK01 ,  5K046KK06
引用特許:
出願人引用 (3件) 審査官引用 (3件)

前のページに戻る