特許

J-GLOBAL ID：202003012597393468

NANDメモリ・アレイおよびNANDメモリ・アレイを形成する方法

発明者： 合田 晃 ,  フー,ユーシィ
出願人/特許権者： マイクロン テクノロジー,インク.
代理人 (4件)： 大菅 義之 ,  野村 泰久 ,  青木 宏義 ,  天田 昌行
公報種別：公表公報
出願番号（国際出願番号）：特願2019-541170
公開番号（公開出願番号）：特表2020-505779
出願日： 2018年01月31日
公開日（公表日）： 2020年02月20日
要約：

いくつかの実施形態には、交互の絶縁性レベルおよびワード線レベルの垂直積層を有するNANDメモリ・アレイが含まれる。ワード線レベルは、制御ゲート領域に対応する終端部を有する。電荷捕獲材料は、ワード線レベルの制御ゲート領域に沿っており、電荷遮断材料によって制御ゲート領域から離間される。垂直方向に隣接するワード線レベルに沿った電荷捕獲材料は、電荷移動が妨げられる介在領域によって離間される。チャネル材料は、積層に沿って垂直方向に延び、電荷トンネル材料によって電荷捕獲材料から離間される。いくつかの実施形態には、NANDメモリ・アレイを形成する方法が含まれる。【選択図】図1

請求項（抜粋）：

交互の絶縁性レベルおよびワード線レベルの垂直積層であって、前記ワード線レベルが制御ゲート領域に対応する終端部を有する、垂直積層と、 前記ワード線レベルの前記制御ゲート領域に沿い、電荷遮断材料によって前記制御ゲート領域から離間された、電荷捕獲材料であって、垂直方向に隣接するワード線レベルに沿った前記電荷捕獲材料が、電荷移動が妨げられる介在領域によって離間された、電荷捕獲材料と、 前記積層に沿って垂直方向に延び、電荷トンネル材料によって前記電荷捕獲材料から離間された、チャネル材料と を含む、NANDメモリ・アレイ。

IPC (4件)：

H01L 27/115 ,  H01L 21/336 ,  H01L 29/788 ,  H01L 29/792

FI (2件)：

H01L27/11582 ,  H01L29/78 371

Fターム (30件)：

5F083EP18 ,  5F083EP22 ,  5F083EP42 ,  5F083EP76 ,  5F083ER03 ,  5F083ER09 ,  5F083ER14 ,  5F083ER19 ,  5F083ER22 ,  5F083GA10 ,  5F083JA02 ,  5F083JA04 ,  5F083JA06 ,  5F083JA19 ,  5F083JA35 ,  5F083JA39 ,  5F083JA40 ,  5F083KA01 ,  5F083LA16 ,  5F083PR21 ,  5F083PR22 ,  5F101BA45 ,  5F101BB02 ,  5F101BC02 ,  5F101BD16 ,  5F101BD30 ,  5F101BD34 ,  5F101BE07 ,  5F101BH02 ,  5F101BH15

引用特許：

出願人引用 (3件)

• 半導体記憶装置
  公報種別：公開公報   出願番号：特願2011-035566   出願人：株式会社東芝
• 半導体装置
  公報種別：公開公報   出願番号：特願2014-130374   出願人：三星電子株式会社
• 不揮発性メモリ素子及びその製造方法、並びにそれを含むメモリ・モジュール及びシステム
  公報種別：公開公報   出願番号：特願2011-114566   出願人：三星電子株式会社