特許
J-GLOBAL ID：201203014762445494

半導体記憶装置

発明者：
小森 陽介

小森 陽介 について

, 
一之瀬 大吾

一之瀬 大吾 について


出願人/特許権者：
株式会社東芝

株式会社東芝 について


代理人 (1件)： 日向寺 雅彦
公報種別：公開公報
出願番号（国際出願番号）：特願2011-035566
公開番号（公開出願番号）：特開2012-174887
出願日： 2011年02月22日
公開日（公表日）： 2012年09月10日
要約：
【課題】動作速度が高い半導体記憶装置を提供する。【解決手段】実施形態に係る半導体記憶装置は、一方向に沿って相互に平行に配列された複数枚のゲート電極膜と、前記一方向に延び、前記複数枚のゲート電極膜を貫通する半導体部材と、前記ゲート電極膜と前記半導体部材との間に設けられた電荷蓄積膜と、を備える。前記ゲート電極膜における前記半導体部材に対向した端部には、前記一方向に沿って突出した凸部が設けられており、前記ゲート電極膜間の空間の一部は気体層となっている。【選択図】図3
請求項（抜粋）：
一方向に沿って相互に平行に配列された複数枚のゲート電極膜と、 前記一方向に延び、前記複数枚のゲート電極膜を貫通する半導体部材と、 前記ゲート電極膜と前記半導体部材との間に設けられた電荷蓄積膜と、 を備え、 前記ゲート電極膜における前記半導体部材に対向した端部には、前記一方向に沿って突出した凸部が設けられており、 前記ゲート電極膜間の空間の一部は気体層となっていることを特徴とする半導体記憶装置。
IPC (5件)：
H01L 29/792 ,  H01L 29/788 ,  H01L 21/336 ,  H01L 27/115 ,  H01L 21/824
FI (2件)：
H01L29/78 371 ,  H01L27/10 434
Fターム (31件)：
5F083EP18 ,  5F083EP22 ,  5F083EP33 ,  5F083EP34 ,  5F083EP43 ,  5F083EP49 ,  5F083EP76 ,  5F083GA01 ,  5F083GA03 ,  5F083GA10 ,  5F083GA25 ,  5F083GA27 ,  5F083JA04 ,  5F083JA55 ,  5F083LA02 ,  5F083MA06 ,  5F083MA19 ,  5F083MA20 ,  5F083NA01 ,  5F083PR05 ,  5F083PR06 ,  5F101BA45 ,  5F101BB02 ,  5F101BD16 ,  5F101BD21 ,  5F101BD22 ,  5F101BD30 ,  5F101BD34 ,  5F101BD35 ,  5F101BF08 ,  5F101BH15
引用特許：
出願人引用 (3件) 審査官引用 (3件)

前のページに戻る

TOP

BOTTOM