特許

J-GLOBAL ID：202003012670777679

電源回路

発明者： 宮島 一之
出願人/特許権者： 新日本無線株式会社
代理人 (1件)： 特許業務法人栄光特許事務所
公報種別：公開公報
出願番号（国際出願番号）：特願2018-223679
公開番号（公開出願番号）：特開2020-087192
出願日： 2018年11月29日
公開日（公表日）： 2020年06月04日
要約：

【課題】無効電流を低減して低消費電流化を図るとともに、負荷電流が変動した際の出力電圧の整定時間を短縮する。【解決手段】ゲート、ソースがそれぞれ相互に接続された出力用の第1のトランジスタM1と、位相補償用の第2のトランジスタM2、第3のトランジスタM3とを有し、トランジスタM2のドレインとトランジスタM1のドレインとの間には、位相補償用の第1の抵抗R1と、デプレッション型のMOSトランジスタによる第4のトランジスタM4のドレイン及びソースとが直列に設けられ、トランジスタM3のドレインとトランジスタM4のゲートとの間に第2の抵抗R2が接続され、トランジスタM3のドレインとトランジスタM1のドレインとの間に第3の抵抗R3が接続され、トランジスタM4のゲートとグランドとの間に一定の電流を流す定電流源が接続されている。【選択図】図1

請求項（抜粋）：

出力電圧を得るMOSトランジスタによる出力用の第1のトランジスタと、 基準電圧と前記出力電圧を分圧して得られる帰還電圧との差分を増幅した出力を前記第1のトランジスタのゲート電圧として供給する誤差増幅器と、 ゲート、ソースが前記第1のトランジスタのゲート、ソースとそれぞれ相互に接続された、位相補償用の第2のトランジスタ、及び第3のトランジスタと、 前記第2のトランジスタのドレインと前記誤差増幅器の前記帰還電圧の入力端子との間に接続される位相補償用のキャパシタと、を有し、 前記第2のトランジスタのドレインと前記第1のトランジスタのドレインとの間には、位相補償用の第1の抵抗と、デプレッション型のMOSトランジスタによる第4のトランジスタのドレイン及びソースとが直列に設けられ、 前記第3のトランジスタのドレインと前記第4のトランジスタのゲートとの間に第2の抵抗が接続され、前記第3のトランジスタのドレインと前記第1のトランジスタのドレインとの間に第3の抵抗が接続され、 前記第4のトランジスタのゲートとグランドとの間に一定の電流を流す定電流源が接続されている、電源回路。

IPC (1件)：

G05F 1/56

FI (1件)：

G05F1/56 310L

Fターム (10件)：

5H430BB01 ,  5H430BB09 ,  5H430BB11 ,  5H430EE06 ,  5H430FF04 ,  5H430FF13 ,  5H430GG08 ,  5H430HH03 ,  5H430JJ04 ,  5H430LB05

引用特許：

審査官引用 (3件)

• ボルテージレギュレータ
  公報種別：公開公報   出願番号：特願2007-315462   出願人：セイコーインスツル株式会社
• 安定化電源回路
  公報種別：公開公報   出願番号：特願2001-076266   出願人：トレックスデバイス株式会社, 株式会社ディーブイイー
• 定電圧回路
  公報種別：公開公報   出願番号：特願2002-175262   出願人：東光株式会社