特許
J-GLOBAL ID：202003016499090932
ニューラルネットワーク処理装置、およびニューラルネットワーク処理方法
発明者：
,
出願人/特許権者：
代理人 (3件)：
山川 茂樹
, 小池 勇三
, 山川 政樹
公報種別：公開公報
出願番号（国際出願番号）：特願2018-192019
公開番号（公開出願番号）：特開2020-060967
出願日： 2018年10月10日
公開日（公表日）： 2020年04月16日
要約：
【課題】組み込み用のハードウェアを使用した場合であってもニューラルネットワークの処理速度の低下を抑制することができるニューラルネットワーク処理装置、およびニューラルネットワーク処理方法を提供することを目的とする。【解決手段】 CNN処理装置1は、CNNに与えられる入力信号Aを記憶する入力バッファ10と、CNNの重みUを記憶する重みバッファ11と、入力信号Aと重みUとの積和演算を含むCNNの畳み込み演算を行う第1処理と、第1処理で用いられるデータの少なくとも一部のビット精度を削減する量子化を行う第2処理とを行うプロセッサとを備える。【選択図】 図1
請求項（抜粋）：
ニューラルネットワークに与えられる入力信号を記憶する第1メモリと、
前記ニューラルネットワークの重みを記憶する第2メモリと、
前記入力信号と前記重みとの積和演算を含む前記ニューラルネットワークの畳み込み演算を行う第1処理と、前記第1処理で用いられるデータの少なくとも一部のビット精度を削減する量子化を行う第2処理とを行うプロセッサと
を備える
ことを特徴とするニューラルネットワーク処理装置。
IPC (3件)：
G06F 17/10
, G06N 3/04
, G06N 3/08
G06F17/10 A
, G06N3/04
, G06N3/08
出願人引用 (5件)
全件表示
審査官引用 (5件)
全件表示
引用文献：
出願人引用 (1件)
-
電力性能効率に優れた二値化ディープニューラルネットワークのFPGA実装
審査官引用 (1件)
-
電力性能効率に優れた二値化ディープニューラルネットワークのFPGA実装
前のページに戻る
