特許
J-GLOBAL ID:201803010339002089

演算処理装置およびその制御方法

発明者:
出願人/特許権者:
代理人 (6件): 大塚 康徳 ,  大塚 康弘 ,  高柳 司郎 ,  木村 秀二 ,  下山 治 ,  永川 行光
公報種別:公開公報
出願番号(国際出願番号):特願2017-040919
公開番号(公開出願番号):特開2018-147182
出願日: 2017年03月03日
公開日(公表日): 2018年09月20日
要約:
【課題】複数の処理ノードを用いる演算処理をより少ないメモリサイズで実行可能とする。【解決手段】複数の処理ノードを用いて構成される階層型ネットワークを利用して演算処理を実行する演算処理装置は、複数の処理ノードの各々が演算処理に利用するパラメータと複数の処理ノードの各々における演算処理の演算結果とを記憶する記憶手段と、階層型ネットワークの構成に基づいて、当該階層型ネットワークにおける少なくとも1つの階層において演算結果データ及びパラメータのバッファ方式を切換えるバッファ制御手段と、を有する。【選択図】図1
請求項(抜粋):
複数の処理ノードを用いて構成される階層型ネットワークを利用して処理を実行する演算処理装置であって、 前記複数の処理ノードの各々が演算処理に利用するパラメータと、前記複数の処理ノードの各々における演算処理の演算結果と、を記憶する記憶手段と、 前記階層型ネットワークの構成に基づいて、該階層型ネットワークにおける少なくとも1つの階層において、前記記憶手段における前記パラメータ及び前記演算結果のバッファ方式を切換えるバッファ制御手段と、 を有することを特徴とする演算処理装置。
IPC (3件):
G06N 3/04 ,  G06F 17/10 ,  G06F 13/38
FI (3件):
G06N3/04 ,  G06F17/10 A ,  G06F13/38 340C
Fターム (2件):
5B056BB26 ,  5B077BA02
引用特許:
審査官引用 (4件)
全件表示

前のページに戻る