特許

J-GLOBAL ID：202103001192412665

縦型電界効果トランジスタおよびその製造方法

発明者： ヴェニガラ、ラジャセカー ,  キム、ソンドン ,  ドリス、ブルース ,  アンダーソン、ブレント、アラン
出願人/特許権者： インターナショナル・ビジネス・マシーンズ・コーポレーション
代理人 (2件)： 上野 剛史 ,  太佐 種一
公報種別：特許公報
出願番号（国際出願番号）：特願2018-527893
特許番号：特許第6788672号
出願日： 2016年12月15日
請求項（抜粋）：

【請求項1】 縦型電界効果トランジスタを製造する方法であって、 第1の下部表面を有する第1の陥凹部を基板内に形成することと、 前記第1の陥凹部の前記第1の下部表面から第1のドレインをエピタキシャル成長させることと、 前記基板内に形成された第2の陥凹部の第2の下部表面から第2のドレインをエピタキシャル成長させることと、 前記第1のドレインおよび前記第2のドレイン上にチャネル材料をエピタキシャル成長させることと、 前記チャネル材料内にトラフを形成して、前記第1のドレイン上に1つまたは複数のフィン・チャネルを、および前記第2のドレイン上に1つまたは複数のフィン・チャネルを形成することであって、前記第1のドレインの上方の前記トラフは、前記第1のドレインの表面まで延在し、前記第2のドレインの上方の前記トラフは、前記第2のドレインの表面まで延在する、前記形成することと、 前記1つまたは複数のフィン・チャネルの各々上にゲート構造を形成することと、 前記第1のドレインおよび前記第2のドレインと関連付けられる前記フィン・チャネルの各々上にソースを成長させることと、 を含む、方法。

IPC (4件)：

H01L 21/336 ( 200 6.01) ,  H01L 29/78 ( 200 6.01) ,  H01L 21/8238 ( 200 6.01) ,  H01L 27/092 ( 200 6.01)

FI (5件)：

H01L 29/78 301 Y ,  H01L 29/78 301 S ,  H01L 27/092 G ,  H01L 27/092 A ,  H01L 27/092 E

引用特許：

審査官引用 (2件)

• MOS型半導体装置及びその製造方法
  公報種別：公開公報   出願番号：特願2004-123470   出願人：岡山県
• 半導体装置及びその製造方法
  公報種別：公開公報   出願番号：特願2007-264858   出願人：株式会社東芝