特許
J-GLOBAL ID：202103002441270350
テストパターン、及び集積回路レイアウトのコンピュータにより具現する設計方法
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
特許業務法人共生国際特許事務所
公報種別：特許公報
出願番号（国際出願番号）：特願2016-236377
公開番号（公開出願番号）：特開2017-108138
特許番号：特許第6951070号
出願日： 2016年12月06日
公開日（公表日）： 2017年06月15日
請求項（抜粋）：
【請求項1】 第1レベルに配置され、第1間隔の不連続領域を有し、第1幅で第1方向に延長される複数の第1ラインパターンと、
第2レベルに配置され、前記第1方向に延長される連結ラインパターンと、
前記第2レベルに配置され、前記連結ラインパターンから分枝され、第2幅で前記第1方向に垂直な第2方向に延長される複数の第2ラインパターンと、
第3レベルに配置され、前記第1ラインパターンの第1幅、及び前記第2ラインパターンの第2幅を有するように交差する領域の近傍に、第3幅に形成される複数のビアパターンと、
前記複数の第1ラインパターン各々と連結された第1パッドと、
前記連結ラインパターンと連結された第2パッドと、を含むことを特徴とするテストパターン。
IPC (7件)：
H01L 21/66 ( 200 6.01)
, H01L 21/82 ( 200 6.01)
, H01L 21/3205 ( 200 6.01)
, H01L 21/768 ( 200 6.01)
, H01L 23/522 ( 200 6.01)
, H01L 21/822 ( 200 6.01)
, H01L 27/04 ( 200 6.01)
H01L 21/66 Y
, H01L 21/82 C
, H01L 21/82 T
, H01L 21/88 Z
, H01L 21/90 A
, H01L 27/04 E
, H01L 27/04 T
