特許
J-GLOBAL ID：202103003469370305
浮遊ゲート、ワード線及び消去ゲートを有する分割ゲート型不揮発性メモリセル
発明者：
,
,
,
,
,
出願人/特許権者：
代理人 (8件)：
田中 伸一郎
, 須田 洋之
, 大塚 文昭
, 西島 孝喜
, 上杉 浩
, 近藤 直樹
, 那須 威夫
, 岩崎 吉信
公報種別：特許公報
出願番号（国際出願番号）：特願2018-500729
特許番号：特許第6830947号
出願日： 2016年06月17日
請求項（抜粋）：
【請求項1】 シリコン半導体基板と、
前記シリコン半導体基板内に形成され、間にチャネル領域を有する、離して配置されたソース領域及びドレイン領域と、
前記チャネル領域の第1の部分及び前記ソース領域の第1の部分の上方に配設され、前記チャネル領域の前記第1の部分及び前記ソース領域の前記第1の部分から絶縁され、平坦な上面と、鋭角縁部で前記上面に終端する傾斜した側壁とを含む、導電性の浮遊ゲートと、
前記鋭角縁部の周囲を覆う導電性の消去ゲートであって、
前記浮遊ゲートに横方向に隣接し、前記浮遊ゲートから絶縁され、前記ソース領域の上方にあり、前記ソース領域から絶縁される、第1の部分と、
上方向かつ前記浮遊ゲートの上方に延び、前記浮遊ゲートから絶縁される、第2の部分と、を含む、消去ゲートと、
前記チャネル領域の第2の部分の上方に配設され、前記チャネル領域の第2の部分から絶縁される、導電性のワード線ゲートであって、前記ワード線ゲートは、前記浮遊ゲートに横方向に隣接して配設され、前記浮遊ゲートの上方に配設される部分を持たない、ワード線ゲートと、を備え、
前記チャネル領域の前記第2の部分と前記ワード線ゲートとを隔てる絶縁部の厚さは、前記消去ゲートと前記浮遊ゲートとを隔てる絶縁部の厚さ未満であり、
前記消去ゲートの前記第2の部分は、前記浮遊ゲートの上方に垂直に配設される唯一の導電性ゲート又は導電性ゲート部分であり、
前記ワード線ゲートは、前記チャネル領域の前記第2の部分に面する平坦な底面と、前記底面の反対側にある平坦な頂面とを備え、
前記消去ゲートは、前記ソース領域に面する第2の底面と、前記第2の底面の反対側にある平坦な第2の頂面とを備える、メモリデバイス。
IPC (4件)：
H01L 21/336 ( 200 6.01)
, H01L 29/788 ( 200 6.01)
, H01L 29/792 ( 200 6.01)
, H01L 27/1152 ( 201 7.01)
H01L 29/78 371
, H01L 27/115 1
, H01L 27/115 4
