特許
J-GLOBAL ID：202103009773662329
半導体パッケージ
発明者：
,
,
,
出願人/特許権者：
,
代理人 (1件)：
名古屋国際特許業務法人
公報種別：公開公報
出願番号（国際出願番号）：特願2020-035214
公開番号（公開出願番号）：特開2021-141370
出願日： 2020年03月02日
公開日（公表日）： 2021年09月16日
要約：
【課題】高周波信号の伝送損失を抑制可能な半導体パッケージを提供する。【解決手段】半導体パッケージ10,10A,10Bは、半導体素子105と、接続端子104と、誘電体層303,403,502と、少なくとも1つのアンテナ素子601と、給電線路305,LL,406,504,503と、を備える。給電線路305,LL,406,504,503は、第1高周波用ビア305と、方形同軸線路LLと、を含む。第1高周波用ビア305は、集積回路面から垂直方向に立ち上がる。方形同軸線路LLは、垂直線路に接続される。【選択図】図1
請求項（抜粋）：
高周波信号を出力及び入力し、且つ、前記高周波信号を処理するように構成された半導体素子(105)と、
前記半導体素子の集積回路面に設けられ、前記高周波信号が出力及び入力するように構成された接続端子(102)と、
前記集積回路面の上方に配置され、第1の誘電体層(303)と第2の誘電体層(403)とを含む誘電体層(303,403,502)と、
前記誘電体層の上面に配置された少なくとも1つのアンテナ素子(601)と、
前記誘電体層内に配置され、前記少なくとも1つのアンテナ素子と前記接続端子との間を接続し、前記少なくとも1つのアンテナ素子へ前記高周波信号を供給するように構成された給電線路(305,LL,406,504,503)と、を備え、
前記給電線路は、前記接続端子に接続されて前記集積回路面から垂直方向に立ち上がった垂直線路(305)と、前記垂直線路に接続された方形同軸線路(LL)と、を含み、
前記方形同軸線路(LL)は、第1のグランド層(302)と、前記第1の誘電体層と、平面線路(402)と、前記第2の誘電体層と、第2のグランド層(501)とが、順に、前記集積回路面に垂直な方向に積層された積層体と、前記平面線路を囲むように配置された複数のグランドビア(304,405)と、を備え、前記平面線路は、前記垂直線路に接続されており、前記複数のグランドビアの各々は、前記垂直な方向に延伸して、前記第1のグランド層と前記第2のグランド層とに接続されている、
半導体パッケージ。
IPC (4件)：
H01Q 23/00
, H01P 5/08
, H01P 3/08
, H05K 3/46
H01Q23/00
, H01P5/08 Z
, H01P5/08 L
, H01P3/08
, H05K3/46 Q
5E316AA13
, 5E316AA43
, 5E316BB02
, 5E316BB03
, 5E316BB04
, 5E316CC10
, 5E316CC32
, 5E316CC36
, 5E316DD22
, 5E316FF04
, 5E316HH03
, 5E316HH04
, 5E316HH06
, 5E316JJ12
, 5E316JJ13
, 5E316JJ24
, 5J014CA23
, 5J014CA42
, 5J014CA55
, 5J021AA05
, 5J021AA09
, 5J021AB06
, 5J021CA01
, 5J021HA04
, 5J021JA08
