特許
J-GLOBAL ID:202103010364899048
強誘電体メモリセル及び誘電体メモリセルを含むメモリのための装置及び方法
発明者:
,
出願人/特許権者:
代理人 (4件):
大菅 義之
, 野村 泰久
, 青木 宏義
, 天田 昌行
公報種別:特許公報
出願番号(国際出願番号):特願2020-500739
特許番号:特許第6964750号
出願日: 2018年07月10日
請求項(抜粋):
【請求項1】 相補的な論理上の値を表す第1の電荷を蓄積するように構成された第1及び第2の強誘電体コンデンサであって、第1のプレート線に双方が結合された前記第1及び第2の強誘電体コンデンサを含む第1のメモリセルと、
相補的な論理上の値を表す第2の電荷を蓄積するように構成された第1及び第2の誘電体コンデンサを含む第2のメモリセルと、
前記第1のメモリセルの前記第1の強誘電体コンデンサに、及び前記第2のメモリセルの前記第1の誘電体コンデンサに選択的に結合された第1のビット線と、
前記第1のメモリセルの前記第2の強誘電体コンデンサに、及び前記第2のメモリセルの前記第2の誘電体コンデンサに選択的に結合された第2のビット線と、
前記第1のメモリセルに選択的に結合された第1のワード線と、
前記第2のメモリセルに選択的に結合された第2のワード線と
を含み、
前記第1及び第2のワード線は同じ電圧に駆動され、前記第1のメモリセルは、前記第1のメモリセルの前記第1及び第2の強誘電体コンデンサに前記第1の電荷を蓄積するように更に構成され、前記第2のメモリセルは、前記第1及び第2の誘電体コンデンサに前記第2の電荷を再蓄積するように構成される、
装置。
IPC (4件):
H01L 27/1150 ( 201 7.01)
, G11C 11/22 ( 200 6.01)
, H01L 21/8242 ( 200 6.01)
, H01L 27/108 ( 200 6.01)
FI (6件):
H01L 27/115 7
, G11C 11/22 110
, G11C 11/22 212
, G11C 11/22 218
, G11C 11/22 230
, H01L 27/108 651
引用特許:
出願人引用 (6件)
-
半導体メモリ
公報種別:公開公報
出願番号:特願平6-316295
出願人:株式会社日立製作所
-
データ記憶装置
公報種別:公開公報
出願番号:特願平10-366661
出願人:松下電器産業株式会社
-
半導体記憶装置及びその製造方法
公報種別:公開公報
出願番号:特願2006-304209
出願人:富士通株式会社
全件表示
審査官引用 (6件)
-
データ記憶装置
公報種別:公開公報
出願番号:特願平10-366661
出願人:松下電器産業株式会社
-
半導体メモリ
公報種別:公開公報
出願番号:特願平6-316295
出願人:株式会社日立製作所
-
半導体記憶装置及びその製造方法
公報種別:公開公報
出願番号:特願2006-304209
出願人:富士通株式会社
全件表示
前のページに戻る