特許
J-GLOBAL ID：200903039200308033

メモリ装置およびそれを用いたメモリシステム

発明者：
西原 利幸

西原 利幸 について


出願人/特許権者：
ソニー株式会社

ソニー株式会社 について


代理人 (1件)： 佐藤 隆久
公報種別：公開公報
出願番号（国際出願番号）：特願2002-026180
公開番号（公開出願番号）：特開2003-228977
出願日： 2002年02月01日
公開日（公表日）： 2003年08月15日
要約：
【要約】【課題】クロスポイント型強誘電体メモリの不揮発性、高集積性を活かしつつ、そのランダムアクセス性を向上させ、かつ書き換え回数を低減でき、ディスターブ回数の上限を容易に制御することができるメモリ装置およびそれを用いたメモリシステムを提供する。【解決手段】クロスポイント型強誘電体メモリ30と、ランダムアクセスが可能なライトバック型のキャッシュメモリ40を含み、クロスポイント型強誘電体メモリ30へのアクセスは第2のメモリを介して行う。これによりキャッシュメモリ内のデータは自由にランダムアクセスが可能になるとともに、クロスポイント型メモリへのアクセスはミスヒット時のみとなり、データ書き換え回数も大幅に低減できる。
請求項（抜粋）：
第1のメモリおよび第2のメモリを有し、上記第1のメモリは、少なくとも一つのビット線と、少なくとも一つのワード線と、複数のプレート線と、ノード電極と、上記ビット線と上記ノード電極との間に接続され、上記ワード線に印加される電圧に応じて導通状態または非導通状態に保持されるパストランジスタと、上記ノード電極に一方の電極が共通に接続され、他方の電極がそれぞれ異なるプレート線に接続された複数の強誘電体キャパシタとを有する少なくとも一つのセルストリングと、を有し、上記第2のメモリは、ランダムアクセスが可能なライトバック型のキャッシュメモリを含み、上記第1のメモリへのアクセスは第2のメモリを介して行われるメモリシステム。
IPC (6件)：
G11C 11/22 501 ,  G11C 11/22 ,  G06F 12/08 551 ,  G06F 12/08 553 ,  G11C 11/401 ,  G11C 11/41
FI (6件)：
G11C 11/22 501 Z ,  G11C 11/22 501 L ,  G06F 12/08 551 B ,  G06F 12/08 553 B ,  G11C 11/34 Z ,  G11C 11/34 371 Z
Fターム (18件)：
5B005JJ01 ,  5B005MM01 ,  5B005PP03 ,  5B005UU13 ,  5B015HH01 ,  5B015HH03 ,  5B015JJ43 ,  5B015KA10 ,  5B015KB92 ,  5B015QQ16 ,  5M024AA94 ,  5M024BB26 ,  5M024JJ22 ,  5M024PP01 ,  5M024PP03 ,  5M024PP07 ,  5M024PP10 ,  5M024QQ03
引用特許：
出願人引用 (3件) 審査官引用 (3件)

前のページに戻る

TOP

BOTTOM