特許
J-GLOBAL ID：202103018614362518

コンパレータを用いた発振器回路

発明者：
中込 謙司

中込 謙司 について


出願人/特許権者：
富士電機株式会社

富士電機株式会社 について


代理人 (5件)： 奥山 尚一 ,  松島 鉄男 ,  中村 綾子 ,  森本 聡二 ,  田中 祐
公報種別：特許公報
出願番号（国際出願番号）：特願2019-549142
特許番号：特許第6829824号
出願日： 2018年08月30日
請求項（抜粋）：
【請求項1】 差動部と利得部とを有するコンパレータを用いた発振器回路であって、 前記差動部の一方の入力端子に前記発振器回路を制御するための制御信号が入力され、前記制御信号は、前記発振器回路に外付けされた抵抗及び容量の接続点の電位と、前記発振器回路に外付けされた矩形波発生回路の矩形波信号とのいずれかであり、 前記差動部の出力に接続し、前記利得部の増幅器として用いられるMOSFETのゲート・ドレイン間のミラー容量及び前記MOSFETのゲート容量の充放電を制御する充放電制御部と、 前記利得部の出力を制御する出力制御部と を有し、 前記出力制御部の出力に応じて前記差動部の他方の入力端子に入力される電圧が切り替わることで前記発振器回路は前記出力制御部の出力に基づくクロック信号を出力する、 発振器回路。
IPC (2件)：
H03K 3/0231 ( 200 6.01) ,  H03K 3/353 ( 200 6.01)
FI (2件)：
H03K 3/023 ,  H03K 3/353 G
引用特許：
出願人引用 (3件) 審査官引用 (3件)

前のページに戻る

TOP

BOTTOM