文献

J-GLOBAL ID：202202222644360967   整理番号：22A0482700

WATにおけるパラメータ試験のための140dB入力範囲電流ディジタイザと統合した正確で高速なオンウエハ試験回路【JST・京大機械翻訳】

Accurate and Fast On-Wafer Test Circuitry Integrated With a 140-dB-Input-Range Current Digitizer for Parameter Tests in WAT

著者 (2件)： Lin Long-Yi (Institute of Electrical and Computer Engineering, National Chiao Tung University, Hsinchu, Taiwan) ,  Hong Hao-Chiao (Institute of Electrical and Computer Engineering, National Chiao Tung University, Hsinchu, Taiwan)
資料名： IEEE Transactions on Circuits and Systems 1: Regular Papers  (IEEE Transactions on Circuits and Systems 1: Regular Papers)
巻： 69  号： 1  ページ： 114-127  発行年： 2022年 
JST資料番号： C0226B  ISSN： 1549-8328  CODEN： ITCSCH  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 先進技術における厳しいプロセス変動は,ウエハ受容試験(WAT)で特性化される試験(DUT)の下でより多くのデバイスを必要とし,作製したウエハをより確実に認定する。しかし,従来のWATは十分な特性化データを得るために長い試験時間を要する。本論文では,単一プロービング中のDUTアレイを高速かつ正確に特性化するためのオンウエハ試験回路を提案した。それは,提案したコンパクトなDUTセル,IRドロップ補償器,および広い入力範囲(WIR)電流ディジタイザを統合した。提案したIRドロップ補償器はDUTセルと協調してIRドロップ問題に対処し,パラメータ試験の試験精度を改善した。提案したマルチモード12ビットWIR電流ディジタイザは,様々なWATテストアイテムにおけるDUTの出力電流をディジタル化するための140dBの入力範囲を達成した。それは,ハイエンドATEの必要性を除去して,試験コストを節約する。2048のDUTを含むプロトタイプICを設計し,90nmCMOSで製作した。その活性領域は,従来のWAT構造としてスクライブラインに置くことができる1900×550μmだけの60×550μmである。実験結果は,提案した試験回路が,典型的なWAT項目に加えて,DUTアレイの空間変動結果および他のデバイスパラメータを提供できることを証明した。Copyright 2022 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： *電流 ,  活性部位 ,  *ディジタイザ ,  補償装置 ,  多モード ,  キャラクタリゼーション ,  *テスト構造 ,  プロトタイプ
準シソーラス用語： ドロップ ,  プロセス変動 ,  ディジタル化 , 【Automatic Indexing@JST】

分類 (1件)： 半導体集積回路  (NC03162T)

タイトルに関連する用語 (5件)： パラメータ ,  試験 ,  ディジタイザ ,  統合 ,  試験回路