文献

J-GLOBAL ID：202202238420019789   整理番号：22A0956252

オンチップICの高速I/O ESD保護のためのDTSCRの設計と最適化【JST・京大機械翻訳】

Design and optimization of DTSCR for high-speed I/O ESD protection of on-chip ICs

著者 (6件)： Liang Hailian (Department of Electronic Engineering, Engineering Research Center of IoT Technology Applications (Ministry of Education), Jiangnan University, Wuxi 214122, People’s Republic of China) ,  Yang Yanni (Department of Electronic Engineering, Engineering Research Center of IoT Technology Applications (Ministry of Education), Jiangnan University, Wuxi 214122, People’s Republic of China) ,  Sun Jun (Process Development Department, CSMC, Wuxi 214028, People’s Republic of China) ,  Liu Junliang (Department of Electronic Engineering, Engineering Research Center of IoT Technology Applications (Ministry of Education), Jiangnan University, Wuxi 214122, People’s Republic of China) ,  Cao Xiyue (Department of Electronic Engineering, Engineering Research Center of IoT Technology Applications (Ministry of Education), Jiangnan University, Wuxi 214122, People’s Republic of China) ,  Gu Xiaofeng (Department of Electronic Engineering, Engineering Research Center of IoT Technology Applications (Ministry of Education), Jiangnan University, Wuxi 214122, People’s Republic of China)
資料名： Semiconductor Science and Technology  (Semiconductor Science and Technology)
巻： 37  号： 4  ページ： 045009 (6pp)  発行年： 2022年 
JST資料番号： E0503B  ISSN： 0268-1242  CODEN： SSTEET  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： イギリス (GBR)  言語： 英語 (EN)

抄録/ポイント： waffleレイアウト(GDTSCR-WL)を有するゲート支援およびダイオードトリガシリコン制御整流器を提案し,調査した。従来のダイオードトリガシリコン制御整流器(DTSCR)における wレベルレイアウトを設計することによって,GDTSCR-WLの静電放電(ESD)性能を,特に寄生容量,クランプ電圧(V_C),および電流処理能力のために,著しく最適化するために使用することができる。ゲート支援トリガ効果をさらに導入することにより,GDTSCR-WLはESD誘起電流をより迅速に放電できる。技術コンピュータ支援設計(TCAD)シミュレーションおよび電気試験結果は,GDTSCR-WLが,1.24VのV_C,0.14Ωのターンオン抵抗,および5.76mAμm-2の大きな性能指数のような異常なESD性能を持ち,二重ダイオードストリングおよびDTSCRより優れていることを示した。さらに,waffleレイアウトを有するダイオードブロックの幅W_1と空間W_2を調整することによって,GDTSCR-WLの静電容量は140から92fFまで連続的に減少できた。小さな容量を有する最適化GDTSCR-WLは,8kVの人体モデルテストを通過でき,オンチップICの高速入出力ESD保護のための効率的でオプションの解決策を提供する。Please refer to the publisher for the copyright holders. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： *最適化 ,  シミュレーション ,  ダイオード ,  電圧 ,  電流 ,  CAD【計算機】 ,  サイリスタ ,  静電容量 ,  電気試験 ,  漂遊容量 ,  ゲート【半導体】
準シソーラス用語： *オンチップ ,  *ESD保護 ,  TCAD ,  静電気放電 , 【Automatic Indexing@JST】

分類 (2件)： ダイオード  (NC03050R) ,  13-15族化合物を含まない半導体-半導体接合  (BM03083P)

タイトルに関連する用語 (5件)： オンチップ ,  IC ,  ESD保護 ,  設計 ,  最適化