特許
J-GLOBAL ID:202203009015162614
積層セラミック電子部品及びその実装基板
発明者:
,
,
,
,
出願人/特許権者:
代理人 (2件):
加藤 公延
, 福川 晋矢
公報種別:公開公報
出願番号(国際出願番号):特願2013-148236
公開番号(公開出願番号):特開2022-008697
出願日: 2013年07月17日
公開日(公表日): 2022年01月14日
要約:
【課題】段差によるショット不良を防いで、信頼性に優れた大容量の積層セラミック電子部品を提供する。
【解決手段】誘電体層11を含み、幅をW、厚さをTとするとき、T/W>1.0を満たすセラミック本体と、上記セラミック本体内において上記誘電体層を介して対向するように積層される第1及び第2内部電極21,22と、を含み、上記セラミック本体は、静電容量の形成に寄与する容量形成部である活性層及び上記活性層の上下面のうち少なくとも一面に提供される容量非形成部であるカバー層を含み、上記活性層を上記第1及び第2内部電極の積層方向に3つの領域に分けるとき、上記3つの領域のうち中央部領域の内部電極の幅をWa、上部及び下部領域の内部電極の幅をWbとすると、0.920≦Wb/Wa≦0.998を満たす積層セラミック電子部品とする。
【選択図】図2
請求項(抜粋):
誘電体層を含み、幅をW、厚さをTとするとき、T/W>1.0を満たすセラミック本体と、
前記セラミック本体内において前記誘電体層を介して対向するように積層される第1及び第2内部電極と、を含み、
前記セラミック本体は、静電容量の形成に寄与する容量形成部である活性層及び前記活性層の上下面のうち少なくとも一面に提供される容量非形成部であるカバー層を含み、前記活性層を前記第1及び第2内部電極の積層方向に3つの領域に分けるとき、前記3つの領域のうち中央部領域の内部電極の幅をWa、上部及び下部領域の内部電極の幅をWbとすると、0.920≦Wb/Wa≦0.998を満たす、積層セラミック電子部品。
IPC (4件):
H01G 4/232
, H01G 4/12
, H01G 4/30
, H01G 2/06
FI (5件):
H01G4/12 352
, H01G4/12 349
, H01G4/30 301E
, H01G4/30 301C
, H01G1/035 C
Fターム (16件):
5E001AB03
, 5E001AE01
, 5E001AE02
, 5E001AE03
, 5E001AF06
, 5E082AA01
, 5E082AB03
, 5E082BC33
, 5E082EE04
, 5E082EE23
, 5E082EE35
, 5E082FF05
, 5E082FG04
, 5E082FG26
, 5E082GG10
, 5E082PP09
引用特許:
前のページに戻る