Art

J-GLOBAL ID：200902164880049040   Reference number：00A0517864

Boundary Element Simulation of Electroplating on Silicon Wafer.

電気めっきの境界要素シミュレーション(LSI銅配線への応用)

Author (4)： AOKI SHIGERU (東京工大) ,  AMAYA KENJI (東京工大) ,  TAKAZAWA HIROAKI (東京工大 大学院) ,  MIYASAKA MATSUHO (荏原総合研)
Material： 表面技術  (Journal of the Surface Finishing Society of Japan)
Volume： 51  Issue： 4  Page： 425-430  Publication year： Apr. 01, 2000 
JST Material Number： G0441B  ISSN： 0915-1869  CODEN： HYGIEX  Document type： Article
Article type： 原著論文  Country of issue： Japan (JPN)  Language： JAPANESE (JA)

Thesaurus term： LSI ,...
Semi thesaurus term： positive electrode

   To see more with JDream III (charged).   {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=00A0517864&from=J-GLOBAL&jstjournalNo=G0441B") }}

JST classification (2)： Electroplating  (WC08023B) ,  Manufacturing technology of solid-state devices  (NC03030V)

Reference (6)：

• 新宮原正三. Cu配線技術の最新の展開. 1991
• 小原勝彦. 表面技術. 1996, 47, 751
• 小林和幸. 表面技術. 1997, 48, 873
• 青木繁. 境界要素法による腐食問題の解析. 1998
• 田中正隆. 境界要素法. 1991

Terms in the title (6)： 電気めっき ,  境界要素 ,  シミュレーション ,  LSI ,  銅配線 ,  応用