Art

J-GLOBAL ID：200902181648010431   Reference number：97A0871704

Parallel Processing. Programming Model and Evaluation of Ordered-multithreading Architecture.

並列処理 順序付きマルチスレッドアーキテクチャのプログラミングモデルと評価

Author (5)： TORII SUNAO (NEC C&Cメディア研) ,  MOTOMURA MASATO (NEC シリコンシステム研) ,  KONDO MASAKI (NEC 情報システムズ) ,  SUZUKI KENJI (NEC 情報システムズ) ,  KONAGAYA AKIHIKO (NEC C&Cメディア研)
Material： 情報処理学会論文誌  (IPSJ Journal)
Volume： 38  Issue： 9  Page： 1706-1716  Publication year： Sep. 1997 
JST Material Number： Z0778A  ISSN： 0387-5806  Document type： Article
Article type： 原著論文  Country of issue： Japan (JPN)  Language： JAPANESE (JA)

Thesaurus term： *computer architecture ,...

   To see more with JDream III (charged).   {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=97A0871704&from=J-GLOBAL&jstjournalNo=Z0778A") }}

JST classification (2)： Digital computer systems in general  (JC02010O) ,  Language processors  (JD03040F)

Reference (8)：

• LAM, M. S. Limits of Control Flow on Parallelism. Proc. 19th Annual International Symposium on Computer Architecture. 1992, 46-57
• 本村真人. 順序付きマルチスレッド実行モデルの提案と評価. 情報処理学会論文誌. 1995, 37, 7, 1355-1366
• MOTOMURA, M. Ordered Multithreading : A Novel Technique for Exploiting Fine-grained Parallelism. Proc. International Conference on Parallel Architectures and Compilation Techniques 1995. 1995, 37-48
• NIKHIL, R. S. A Multithreaded Massively Parallel Architecture. Proc. 19th Annual International Symposium on Computer Architecture. 1992, 156-167
• SAKAI, S. An Architecture of a Dataflow Single Chip Processor. Proc. 16th Annual International Symposium on Computer Architecture. 1989, 46-53

Terms in the title (6)： 並列処理 ,  順序 ,  マルチスレッド ,  アーキテクチャ ,  プログラミングモデル ,  評価