Art

J-GLOBAL ID：200902276680119705   Reference number：03A0352646

B-Ternary Asynchronous Digital System under Relativity Delay.

相対的遅延の下でのB-3値非同期式ディジタルシステム

Author (2)： NAGATA Y (Univ. Ryukyus, Okinawa-ken, JPN) ,  MUKAIDONO M (Meiji Univ., Kawasaki-shi, JPN)
Material： IEICE Transactions on Information and Systems (Institute of Electronics, Information and Communication Engineers)  (IEICE Trans Inf Syst (Inst Electron Inf Commun Eng))
Volume： E86-D  Issue： 5  Page： 910-919  Publication year： May. 01, 2003 
JST Material Number： L1371A  ISSN： 0916-8532  Document type： Article
Article type： 原著論文  Country of issue： Japan (JPN)  Language： ENGLISH (EN)

Thesaurus term： LSI ,...
Semi thesaurus term： クロックスキュー ,...

   To see more with JDream III (charged).   {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=03A0352646&from=J-GLOBAL&jstjournalNo=L1371A") }}

JST classification (1)： Semiconductor integrated circuit  (NC03162T)

Reference (16)：

• HAUCK, S. Asynchronous design methodologies: An overview. 1993
• KAGOTANI, H. On performance enhancement of two-phase quasi-delay-insensitive circuits. IEICE Trans. Inf. & Syst. 1995, J78-D-I, 4, 416-423
• YAMAMURA, Y. A design method of asynchronous control module and combinational circuits. 1991
• NANYA, T. New design approaches to large-scale logical circuit [V]. IEICE J. 1984, 67, 3, 301-307
• NANYA, T. Asynchronous processors-Toward ultra-highspeed VLSI systems. IPSJ J. 1993, 34, 1, 72-80

Terms in the title (4)： 遅延 ,  3値 ,  同期式 ,  ディジタルシステム