Art

J-GLOBAL ID：200902281855240832   Reference number：04A0630745

Evaluation of Transistor Property Variations Within Chips on 300-mm Wafers Using a New MOSFET Array Test Structure

新しいMOSFETアレイテスト構造を用いた300mmウエハ内のトランジスタ特性分散の評価

Author (5)： IZUMI N (Semiconductor Leading Edge Technol., Inc., Ibaraki-ken, JPN) ,  OZAKI H (Semiconductor Leading Edge Technol., Inc., Ibaraki-ken, JPN) ,  NAKAGAWA Y (Semiconductor Leading Edge Technol., Inc., Ibaraki-ken, JPN) ,  KASAI N (Semiconductor Leading Edge Technol., Inc., Ibaraki-ken, JPN) ,  ARIKADO T (Semiconductor Leading Edge Technol., Inc., Ibaraki-ken, JPN)
Material： IEEE Transactions on Semiconductor Manufacturing  (IEEE Trans Semicond Manuf)
Volume： 17  Issue： 3  Page： 248-254  Publication year： Aug. 2004 
JST Material Number： T0521A  ISSN： 0894-6507  CODEN： ITSMED  Document type： Article
Article type： 原著論文  Country of issue： United States (USA)  Language： ENGLISH (EN)

Thesaurus term： *MOS integrated circuit ,...

   To see more with JDream III (charged).   {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=04A0630745&from=J-GLOBAL&jstjournalNo=T0521A") }}

JST classification (2)： Semiconductor integrated circuit  (NC03162T) ,  Measurement,testing and reliability of solid-state devices  (NC03040G)

Terms in the title (6)： MOSFET ,  アレイ ,  テスト構造 ,  300mmウエハ ,  トランジスタ ,  評価