Art

J-GLOBAL ID：200902298486572419   Reference number：07A0537142

An Interface and Communication Technique between Circuit Blocks in System LSI

システムLSI回路ブロックのインタフェースと通信方式

Author (5)： HAYAKAWA MASAFUMI (東京電機大 情報環境) ,  NAKAMURA TSUGIO (東京電機大 情報環境) ,  FUYUTSUME NARITO (東京電機大 情報環境) ,  KASAHARA HIROSHI (東京電機大 情報環境) ,  TANAKA TERUO (東京電機大 工)
Material： 電気学会論文誌 C  (IEEJ Transactions on Electronics, Information and Systems)
Volume： 127  Issue： 6  Page： 867-873  Publication year： Jun. 01, 2007 
JST Material Number： S0810A  ISSN： 0385-4221  Document type： Article
Article type： 原著論文  Country of issue： Japan (JPN)  Language： JAPANESE (JA)

Thesaurus term： *input output interface ,...
Semi thesaurus term： *IP Core ,...

   To see more with JDream III (charged).   {{ this.onShowAbsJLink("http://jdream3.com/lp/jglobal/index.html?docNo=07A0537142&from=J-GLOBAL&jstjournalNo=S0810A") }}

JST classification (1)： I/O interfaces  (JC04040J)

Reference (19)：

• (1) L. Benini and G. D. Micheli : “Networks on Chips : A New SoC Paradaim”, IEEE, Computer, pp. 70-78 (2002-1)
• (2) P. P. Pande, C. Grecu, M. Jones, A. Ivanov, and R. Saleh : “Performance Evaluation and Design Trade-offs for Network-on Chip Interconnect Architectures”, IEEE Trans. on Computers, pp. 1025-1040 (2005-8)
• (3) H. Matsutani, M. Koibuchi, and H. Amano : “A Virtual- channel Free Routing Strategy for On-chip Torus Networks”, Vol. 47, No. SIG12, pp. 12-24 (2006) (in Japanese)
• 松谷宏紀・鯉渕道紘・天野英晴:「オンチップト—ラス網における仮想チャネルフリールーティング」,情処論,コンピューティングシステム,47, SIG12, pp. 12-24 (2006)
• (4) 唐木信雄:「非同期回路設計のすすめ」,Design Wave, 7, pp. 64-69 (2005-7)

Terms in the title (3)： LSI回路 ,  インタフェース ,  通信方式