Pat

J-GLOBAL ID：200903000559263724

半導体装置の製造方法

Inventor： 大田 裕之 ,  佐藤 豪一
Applicant, Patent owner： 富士通株式会社
Agent (1)： 高橋 敬四郎
Gazette classification：公開公報
Application number (International application number)：1996236894
Publication number (International publication number)：1998083990
Application date： Sep. 06, 1996
Publication date： Mar. 31, 1998
Summary：

【要約】【課題】 微細化されたMOSトランジスタを含む半導体装置の製造方法に関し、微細化可能で高信頼性を与える半導体装置の製造方法を提供することである。【解決手段】 半導体基板上に絶縁ゲート電極を有する複数のMOSトランジスタ構造を形成する工程と、前記絶縁ゲート電極を覆って、前記半導体基板上に、水素を含む原料ガスを用いた平行平板型プラズマCVDにより電極面積当たり0.11W/cm2 〜0.85W/cm2 の高周波電力で絶縁膜を堆積する工程とを含む。

Claim (excerpt)：

(a)半導体基板上に絶縁ゲート電極を有するMOSトランジスタ構造を形成する工程と、(b)前記絶縁ゲート電極を覆って、前記半導体基板上に、水素を含む原料ガスを用いた平行平板型プラズマCVDにより電極面積当たり0.11W/cm2〜0.85W/cm2 の高周波電力で絶縁膜を堆積する工程とを含む半導体装置の製造方法。

IPC (3)：

H01L 21/316 ,  H01L 21/31 ,  H01L 29/78

FI (3)：

H01L 21/316 X ,  H01L 21/31 C ,  H01L 29/78 301 N

Patent cited by the Patent：

Cited by examiner (3)

• 特開平4-323829
  
• デュアルゲート構造CMOS型半導体装置の製造方法
  Gazette classification：公開公報   Application number：特願平5-120658   Applicant：株式会社リコー
• 半導体集積回路装置およびその製造方法
  Gazette classification：公開公報   Application number：特願平5-029509   Applicant：株式会社日立製作所