スタティックランダムアクセスメモリ装置

Inventor：
Applicant, Patent owner：
Agent (1)：大塚康徳 (外1名)
Gazette classification：公開公報
Application number (International application number)：1997172141
Publication number (International publication number)：1998070200
Application date： Jun. 27, 1997
Publication date： Mar. 10, 1998
Summary：

【要約】【課題】集積度の高いSRAMを提供する。【解決手段】単位メモリセルがマトリックス形に配列されたセルアレイ領域を具備したSRAMにおいて、単位メモリセルは、第1NMOS駆動Tr.及び第1NMOS伝送Tr.よりなる第1NMOSインバータと、第2NMOS駆動Tr.及び第2NMOS伝送Tr.よりなる第2NMOSインバータと、第1NMOS駆動Tr.及び第1PMOS負荷素子よりなる第1CMOSインバータと、第2NMOS駆動Tr.及び第2PMOS負荷素子よりなる第2CMOSインバータとを具備し、第1及び第2NMOSインバータと第1及び第2CMOSインバータが各々フリップフロップ形に連結され、半導体基板に形成されたメモリセルアレイ領域に特定のバイアス電圧を印加するためのピックアップ領域がメモリセルアレイ領域内に含まれている。

Claim (excerpt)：

単位メモリセルがマトリックス形に配列されたメモリセルアレイ領域を有するスタティックランダムアクセスメモリ装置において、前記単位メモリセルは、第1NMOS駆動トランジスタ及び第1NMOS伝送トランジスタよりなる第1NMOSインバータと、第2NMOS駆動トランジスタ及び第2NMOS伝送トランジスタよりなる第2NMOSインバータと、前記第1NMOS駆動トランジスタ及び第1PMOS負荷素子よりなる第1CMOSインバータと、前記第2NMOS駆動トランジスタ及び第2PMOS負荷素子よりなる第2CMOSインバータとを具備し、前記第1及び第2NMOSインバータと前記第1及び第2CMOSインバータが各々フリップフロップ形に連結され、半導体基板に形成された前記メモリセルアレイ領域に特定のバイアス電圧を印加するためのピックアップ領域が前記メモリセルアレイ領域内に含まれていることを特徴とするスタティックランダムアクセスメモリ装置。

IPC (4)：

H01L 21/8244 , H01L 27/11 , H01L 21/8238 , H01L 27/092

FI (2)：

H01L 27/10 381 , H01L 27/08 321 K

Patent cited by the Patent：

Cited by examiner (3)

特開平4-011769
CMOS型スタティックメモリ
Gazette classification：公開公報 Application number：特願平5-319494 Applicant：日本電気株式会社
半導体記憶装置
Gazette classification：公開公報 Application number：特願平7-266883 Applicant：日本鋼管株式会社

Return to Previous Page