転位欠陥密度の低い格子不整合半導体構造およびこれに関連するデバイス製造方法

Inventor： , , , , ,
Applicant, Patent owner：
Agent (3)：古谷聡 , 溝部孝彦 , 西山清春
Gazette classification：公表公報
Application number (International application number)：2008512484
Publication number (International publication number)：2008546181
Application date： May. 17, 2006
Publication date： Dec. 18, 2008
Summary：

貫通転位が実質的にない上部分を有する制限されたエリア領域を備えている、モノリシック格子不整合半導体ヘテロ構造の製造、ならびにこのような格子不整合ヘテロ構造をベースとした半導体デバイスの製造。

Claim (excerpt)：

半導体ヘテロ構造を形成する方法であって、 (a)表面を有しかつ第1の半導体材料を含む基板を準備し、 (b)前記基板上に転位ブロックマスクを設け、該マスクが、誘電材料を含み、前記基板の前記表面へと延びかつ少なくとも1つの側壁によって画定されている開口部を有し、前記側壁の一部が、前記基板の表面に、前記第1の半導体材料の選択された結晶方向に対して配向角度をなして接しており、 (c)前記開口部に、第2の半導体材料を含む再成長層を堆積させ、前記配向角度によって、前記再成長層中の貫通転位の密度が、前記基板の表面からの距離が大きくなるにつれて減少するようになっている、方法。

IPC (4)：

H01L 21/20 , H01L 29/78 , H01L 21/336 , H01L 29/786

FI (5)：

H01L21/20 , H01L29/78 301B , H01L29/78 618A , H01L29/78 618B , H01L29/78 618C

F-Term (61)：

5F110AA01 , 5F110AA04 , 5F110BB04 , 5F110CC02 , 5F110CC10 , 5F110DD05 , 5F110DD13 , 5F110DD14 , 5F110DD21 , 5F110EE22 , 5F110GG01 , 5F110GG02 , 5F110GG03 , 5F110GG04 , 5F110GG06 , 5F110GG12 , 5F110GG19 , 5F110GG22 , 5F110GG42 , 5F110HM02 , 5F140AA01 , 5F140AA24 , 5F140AA39 , 5F140AB00 , 5F140AB03 , 5F140AC28 , 5F140AC36 , 5F140BA01 , 5F140BA03 , 5F140BA05 , 5F140BA06 , 5F140BA09 , 5F140BA17 , 5F140BA20 , 5F140BB04 , 5F140BB05 , 5F140BB18 , 5F140BC13 , 5F140BF44 , 5F140BH06 , 5F140BH27 , 5F140BJ30 , 5F152LL03 , 5F152LL04 , 5F152LL09 , 5F152LN03 , 5F152LN32 , 5F152LN34 , 5F152MM04 , 5F152MM19 , 5F152NN01 , 5F152NN03 , 5F152NN04 , 5F152NN27 , 5F152NP13 , 5F152NP14 , 5F152NQ03 , 5F152NQ04 , 5F152NQ05 , 5F152NQ06 , 5F152NQ09

Patent cited by the Patent：

Cited by examiner (7)

特開平4-315419
特開平2-063115
半導体結晶の製造方法及び半導体発光素子
Gazette classification：公開公報 Application number：特願2003-090884 Applicant：豊田合成株式会社

Show all

Return to Previous Page