Pat
J-GLOBAL ID:200903001550375011

半導体装置

Inventor:
Applicant, Patent owner:
Agent (7): 深見 久郎 ,  森田 俊雄 ,  仲村 義平 ,  堀井 豊 ,  野田 久登 ,  酒井 將行 ,  荒川 伸夫
Gazette classification:公開公報
Application number (International application number):2007298370
Publication number (International publication number):2009124588
Application date: Nov. 16, 2007
Publication date: Jun. 04, 2009
Summary:
【課題】発振信号を出力し、かつ低消費電力化を図ることが可能な半導体装置を提供する。【解決手段】半導体装置101は、第1の制御電圧に応じた周波数で発振することにより発振信号を出力する電圧制御発振回路5と、電圧制御発振回路5から受けた発振信号の周波数を電圧に変換する周波数/電圧変換回路2と、周波数/電圧変換回路2によって変換された電圧と前回生成した第2の制御電圧との間のレベルを有する新たな第2の制御電圧を生成する制御電圧生成回路11と、第2の制御電圧を積分することにより第1の制御電圧を生成し、第1の制御電圧を電圧制御発振回路5へ出力するアナログ積分回路3とを備える。【選択図】図1
Claim (excerpt):
第1の制御電圧に応じた周波数で発振することにより発振信号を出力する電圧制御発振回路と、 前記電圧制御発振回路から受けた前記発振信号の周波数を電圧に変換する周波数/電圧変換回路と、 前記周波数/電圧変換回路によって変換された前記電圧と前回生成した第2の制御電圧との間のレベルを有する新たな第2の制御電圧を生成する制御電圧生成回路と、 前記第2の制御電圧を積分することにより前記第1の制御電圧を生成し、前記第1の制御電圧を前記電圧制御発振回路へ出力するアナログ積分回路とを備える半導体装置。
IPC (1):
H03L 7/06
FI (1):
H03L7/06 Z
F-Term (7):
5J106AA01 ,  5J106CC01 ,  5J106CC52 ,  5J106DD02 ,  5J106GG01 ,  5J106KK37 ,  5J106KK40
Patent cited by the Patent:
Cited by applicant (13)
Show all
Cited by examiner (11)
Show all

Return to Previous Page