Pat
J-GLOBAL ID:200903001997339306
半導体装置の製造方法
Inventor:
,
,
,
Applicant, Patent owner:
Agent (1):
安富 耕二 (外1名)
Gazette classification:公開公報
Application number (International application number):1997262159
Publication number (International publication number):1999103052
Application date: Sep. 26, 1997
Publication date: Apr. 13, 1999
Summary:
【要約】【課題】 安定したプロセス処理が可能となり、低オン抵抗化、低入力容量化が達成できる縦型MOSFET等の半導体装置の製造方法を提供する。【解決手段】 半導体基板の表面にチャネル層12を形成し、半導体基板の表面からチャネル層12よりも深い複数のトレンチ溝13を形成し、トレンチ溝13内にゲート電極15を形成し、複数のトレンチ溝13間にボディ層17とトレンチ溝13に隣接してソース層16とを形成する。ソース領域16はゲート電極15の上端部をマスクにしてセルフアラインにより制御される。ゲート電極15の掘り下げ量を制御することでゲート長WLを制御し、もってしきい値Vtを制御する。
Claim (excerpt):
半導体基板の表面に一導電型のチャネル層を形成する工程と、前記半導体基板の表面から前記チャネル層よりも深い複数のトレンチ溝を形成する工程と、前記トレンチ溝内に多結晶シリコン膜を充填する工程と、前記多結晶シリコン膜をエッチバックすることにより、前記トレンチ溝に埋設したゲート電極を形成する工程と、前記複数のトレンチ溝間の前記チャネル領域表面に、一導電型のボディ層を形成する工程と、逆導電型の不純物をイオン注入して、前記トレンチ溝の側壁に、前記トレンチ溝の頂部から前記ゲート電極の頂部にまで達するソース層を形成する工程とを具備することを特徴とする半導体装置の製造方法。
IPC (2):
FI (4):
H01L 29/78 653 A
, H01L 29/78 652 K
, H01L 29/78 652 B
, H01L 29/78 658 B
Patent cited by the Patent:
Cited by applicant (5)
-
絶縁ゲート型半導体装置およびその製造方法
Gazette classification:公開公報
Application number:特願平7-185783
Applicant:三菱電機株式会社
-
半導体装置
Gazette classification:公開公報
Application number:特願平7-103502
Applicant:日本電装株式会社
-
半導体装置の製造方法
Gazette classification:公開公報
Application number:特願平7-169125
Applicant:日本電気株式会社
-
半導体装置及びその製造方法
Gazette classification:公開公報
Application number:特願平4-029561
Applicant:三菱電機株式会社
-
特開平2-091976
Show all
Cited by examiner (5)
-
半導体装置及びその製造方法
Gazette classification:公開公報
Application number:特願平4-029561
Applicant:三菱電機株式会社
-
絶縁ゲート型半導体装置およびその製造方法
Gazette classification:公開公報
Application number:特願平7-185783
Applicant:三菱電機株式会社
-
半導体装置
Gazette classification:公開公報
Application number:特願平7-103502
Applicant:日本電装株式会社
-
特開平2-091976
-
半導体装置の製造方法
Gazette classification:公開公報
Application number:特願平7-169125
Applicant:日本電気株式会社
Show all
Return to Previous Page