Pat
J-GLOBAL ID：200903002000559308

半導体装置とその製造方法

Inventor：
庄田 尚弘

About 庄田 尚弘


Applicant, Patent owner：
株式会社東芝

About 株式会社東芝


Agent (1)： 鈴江 武彦
Gazette classification：公開公報
Application number (International application number)：1995236624
Publication number (International publication number)：1996204014
Application date： Sep. 14, 1995
Publication date： Aug. 09, 1996
Summary：
【要約】【課題】この発明は、二重ダマシン構造などの多レベルや多層設計体系を使用する際の相互接続の歩留まりを高め、製造工程の安定性と半導体装置の性能及び信頼性を確保でき、継目やボイドの発生を著しく減少する。【解決手段】 二重ダマシン構造にスタッドとインターコネクトを有する半導体デバイスを製造する方法は選択堆積を使用する。この方法は、絶縁層内に第1の開口部と第2の開口部を具備するトレンチを形成し、第1の開口部によって露出した表面上に第1の付着層を形成する。第2の開口部によって露出した表面上に第1の付着層は異なる材料で第2の付着層を形成する。第1、第2の付着層上に導電材料を選択的に堆積する際、第2の付着層上の導電材料の成長開始は、第1の付着層上で導電材料が成長開始した後となる。
Claim (excerpt)：
半導体装置用のインターコネクションを形成する方法であって、半導体基板上に絶縁層を形成する工程と、絶縁層内に第1の開口部と第2の開口部を有するトレンチを形成する工程と、前記第1の開口部によって露出された表面上に、第1の材料による第1の層を形成する工程と、第2の開口部によって露出された表面上に、第1の材料と異なる第2の材料による第2の層を形成する工程と、第1の層上の導電材料の成長が開始した後に、第2の層上の前記導電材料の成長が開始し、前記第1の層と前記第2の層上に導電材料を選択的に堆積する工程とを具備することを特徴とする半導体装置の製造方法。
IPC (3)：
H01L 21/768 ,  H01L 21/28 301 ,  H01L 29/78
FI (2)：
H01L 21/90 D ,  H01L 29/78 301 X
Patent cited by the Patent：
Cited by examiner (5)
Show all

Return to Previous Page

TOP

BOTTOM