Pat
J-GLOBAL ID:200903002185851948

撮像素子、撮像システムおよび撮像方法

Inventor:
Applicant, Patent owner:
Agent (1): 東島 隆治 (外1名)
Gazette classification:公表公報
Application number (International application number):1996500322
Publication number (International publication number):1998505469
Application date: May. 29, 1995
Publication date: May. 26, 1998
Summary:
【要約】撮像素子は、画素セルの配列を含む半導体基板(16)を包含している。各画素セルは、画素検出器に入射する放射から生じる電荷を蓄積するための個別にアドレス可能な画素回路(18)を包含している。画素回路および画素検出器は、単一の基板上、または相互に接着された2枚の基板上に実装することができる。電荷蓄積素子は、例えば縦続増幅器段階として接続された一対のFETの一方のような、トランジスタとすることができる。撮像面は、1個の撮像素子で、またはモザイクを形成するようにタイル状に配された複数の撮像素子で形成することが可能である。撮像素子は、ある用途に関してスロットとして構成してもよく、このスリットまたはスロットは撮像面上で走査される。電子制御装置(24)は、画素回路から蓄積電荷を読み出すため個々の画素回路をアドレスするためのアドレス論理回路を含むことが可能である。表示する画素に関する最大および最小の電荷の値を決定し、その最大および最小の電荷の値に極限のグレースケールまたは色の値を割り当て、それら極限値の間のスライディングスケールに従って個々の画素にグレースケールまたは色の値を割り当てることによって、撮像の最適化を行なうことができる。検出された画素の値を、直接入射する放射に関して期待される最低の検出される電荷の値に関係するしきい値と比較し、前記しきい値よりも小さい検出された画素の値を放棄することによって、散乱放射を検出し放棄することができる。
Claim (excerpt):
放射を撮像するための撮像素子であって、前記撮像素子が、入射放射に応答して電荷を発生する画素検出器の配列と、対応する画素回路の配列と、を含む半導体基板を具備する画素セルの配列を包含しており、各画素回路が、前記画素検出器に入射する放射から生じる電荷を累積するためのそれぞれの画素検出器に組合せられており、前記画素回路が個別にアドレス可能であり、かつ前記それぞれの画素検出器に対する継続した放射ヒットからの電荷を累積するための回路を包含することを特徴とする撮像素子。
IPC (2):
H04N 5/335 ,  H01L 27/14
FI (2):
H04N 5/335 E ,  H01L 27/14 K
Patent cited by the Patent:
Cited by applicant (7)
  • 2次元イメージセンサ
    Gazette classification:公開公報   Application number:特願平4-231572   Applicant:富士ゼロックス株式会社
  • 撮像装置
    Gazette classification:公開公報   Application number:特願平3-178021   Applicant:株式会社日立製作所, 日本放送協会
  • 特開平4-212456
Show all
Cited by examiner (15)
  • 2次元イメージセンサ
    Gazette classification:公開公報   Application number:特願平4-231572   Applicant:富士ゼロックス株式会社
  • 撮像装置
    Gazette classification:公開公報   Application number:特願平3-178021   Applicant:株式会社日立製作所, 日本放送協会
  • 特開平4-212456
Show all

Return to Previous Page